전자일기

액티브 모드 동작(JFET)

전자김치 — Fri, 8 Aug 2025 13:59:44 +0900

바이폴라 트랜지스터와 마찬가지로 JFET는 차단 모드와 포화 모드 사이의 활성 모드에서 전류를 "조절"할 수 있습니다 . JFET 동작을 더 잘 이해하기 위해 기본 바이폴라 트랜지스터 기능을 탐구하는 데 사용된 것과 유사한 SPICE 시뮬레이션을 설정해 보겠습니다 .

JFET 동작의 Spice 시뮬레이션

jfet 시뮬레이션 vin 0 1 dc 1 j1 2 1 0 mod1 vammeter 3 2 dc 0 v1 3 0 dc .model mod1 njf .dc v1 0 2 0.05 .plot dc i(vammeter) .end

회로도에서 "Q 1 " 로 표시된 트랜지스터는 SPICE 넷리스트에서 j1 로 표시됩니다 . 모든 트랜지스터 유형은 회로도에서 일반적으로 "Q" 소자로 지칭됩니다. 저항을 "R"로, 커패시터를 "C"로 지칭하는 것과 마찬가지입니다. 하지만 SPICE는 다른 문자로 이 트랜지스터의 유형을 지정해야 합니다. 바이폴라 접합 트랜지스터는 q , 접합 전계 효과 트랜지스터는 j입니다 .

여기서 제어 신호는 1V의 일정 전압이며, JFET 게이트에는 음극, JFET 소스에는 양극을 인가하여 PN 접합을 역방향 바이어스합니다 . 4장의 첫 번째 BJT 시뮬레이션에서는 제어 신호로 20µA의 정전류 소스를 사용했지만, JFET는 바이폴라 접합 트랜지스터처럼 전류 제어 소자가 아니라 전압 제어 소자라는 점을 기억해야 합니다.

BJT와 마찬가지로 JFET는 전원 전압이 아무리 높아져도 특정 전원 전압 이상에서 제어되는 전류를 고정된 수준으로 조절하는 경향이 있습니다. 물론 이러한 전류 조절에는 현실적으로 한계가 있습니다. 어떤 트랜지스터도 전원에서 무한한 전압을 견딜 수 없기 때문입니다. 드레인-소스 전압이 충분하면 트랜지스터가 "파괴"되고 드레인 전류가 급증합니다. 하지만 정상 작동 한계 내에서 JFET는 전원 전압과 관계없이 드레인 전류를 일정한 수준으로 유지합니다. 이를 확인하기 위해 전원 전압(V 1 )을 50V까지 스와핑하는 또 다른 컴퓨터 시뮬레이션을 실행해 보겠습니다.

jfet 시뮬레이션 vin 0 1 dc 1 j1 2 1 0 mod1 vammeter 3 2 dc 0 v1 3 0 dc .model mod1 njf .dc v1 0 50 2 .plot dc i(vammeter) .end

실제로 전원 공급 전압을 아무리 높게 조정하더라도 드레인 전류는 100µA(1.000E-04 암페어) 값으로 일정하게 유지됩니다.

입력 전압이 JFET 채널의 협착을 제어하기 때문에, BJT의 베이스 전류를 변경하는 것만이 컬렉터 전류 조절을 변경할 수 있는 유일한 방법인 것처럼, 이 전압을 변경하는 것만이 JFET의 전류 조절점을 변경할 수 있는 유일한 방법이어야 한다는 것은 당연합니다. 입력 전압을 1V에서 0.5V로 낮추고 어떤 일이 일어나는지 살펴보겠습니다.

jfet 시뮬레이션 vin 0 1 dc 0.5 j1 2 1 0 mod1 vammeter 3 2 dc 0 v1 3 0 dc .model mod1 njf .dc v1 0 50 2 .plot dc i(vammeter) .end

예상대로 드레인 전류는 이전 시뮬레이션보다 더 큽니다. 게이트-소스 접합에 인가되는 역방향 바이어스 전압이 낮아짐에 따라 공핍 영역이 이전보다 넓어지지 않아 전하 캐리어를 위한 채널이 "열리고" 드레인 전류가 증가합니다.

하지만 이 새로운 전류 값의 실제 값은 225µA(2.250E-04A)입니다. 마지막 시뮬레이션에서는 드레인 전류가 100µA였고, 이는 게이트-소스 전압이 1V일 때의 값이었습니다. 이제 제어 전압을 2배(1V에서 0.5V로) 낮추었으므로 드레인 전류가 증가했지만, 이전과 같은 2:1 비율은 아니었습니다! 게이트-소스 전압을 다시 2배(0.25V로) 낮추고 어떤 일이 일어나는지 확인해 보겠습니다.

jfet 시뮬레이션 vin 0 1 dc 0.25 j1 2 1 0 mod1 vammeter 3 2 dc 0 v1 3 0 dc .model mod1 njf .dc v1 0 50 2 .plot dc i(vammeter) .end

게이트-소스 전압을 이전 값의 절반인 0.25V로 설정했을 때 드레인 전류는 306.3µA입니다. 이는 이전 시뮬레이션의 225µA보다 증가한 수치이지만, 제어 전압의 변화에 비례 하지는 않습니다.

여기서 무슨 일이 일어나고 있는지 더 잘 이해하려면 다른 종류의 시뮬레이션을 실행해야 합니다. 전원 공급 장치 전압을 일정하게 유지하고 제어(전압) 신호를 변화시키는 시뮬레이션입니다. 이러한 시뮬레이션을 BJT에 실행했을 때, 결과는 직선 그래프로 나타났는데, 이는 BJT의 입력 전류/출력 전류 관계가 어떻게 선형적인지를 보여줍니다. JFET가 어떤 관계를 보이는지 살펴보겠습니다.

jfet 시뮬레이션 vin 0 1 dc j1 2 1 0 mod1 vammeter 3 2 dc 0 v1 3 0 dc 25 .model mod1 njf .dc vin 0 2 0.1 .plot dc i(vammeter) .end

이 시뮬레이션은 접합 전계 효과 트랜지스터의 중요한 특성, 즉 게이트 전압이 드레인 전류에 미치는 제어 효과가 비선형적이라는 점을 직접적으로 보여줍니다. 게이트-소스 전압이 증가함에 따라 드레인 전류가 선형적으로 감소하지 않는다는 점에 유의하십시오. 바이폴라 접합 트랜지스터의 경우, 컬렉터 전류는 베이스 전류에 정비례했습니다. 즉, 출력 신호는 입력 신호를 따라 비례적으로 이동했습니다. JFET는 그렇지 않습니다! 제어 신호(게이트-소스 전압)는 드레인 전류가 차단(cutoff)에 가까워질수록 드레인 전류에 미치는 영향이 점점 줄어듭니다. 이 시뮬레이션에서 대부분의 제어 동작(드레인 전류의 75% 감소 - 400µA에서 100µA로)은 게이트-소스 전압의 첫 번째 전압(0에서 1V로) 내에서 발생하는 반면, 드레인 전류 감소의 나머지 25%는 입력 신호의 전체 전압에 해당하는 전압을 차지합니다. 차단은 2V 입력에서 발생합니다.

선형성은 트랜지스터에 일반적으로 중요한데, 파형을 왜곡 없이 충실하게 증폭할 수 있기 때문입니다. 트랜지스터의 입출력 증폭이 비선형적이면 입력 파형의 형태가 어떤 식으로든 변형되어 출력 신호에 고조파가 발생합니다. 트랜지스터 회로에서 선형성이 중요하지 않은 유일한 경우는 차단 및 포화의 극한(스위치처럼 각각 꺼짐 및 켜짐)에서 작동할 때입니다.

JFET의 특성 곡선

JFET의 특성 곡선은 BJT와 동일한 전류 조절 동작을 나타내며, 게이트-소스 전압과 드레인 전류 간의 비선형성은 곡선 간의 불균형한 수직 간격에서 분명하게 드러납니다.

JFET의 전류 조절 동작을 더 잘 이해하려면 BJT에서 한 것처럼 더 간단하고 일반적인 구성 요소로 구성된 모델을 그리는 것이 도움이 될 수 있습니다.

JFET의 경우, 역방향 바이어스된 게이트-소스 다이오드 양단의 전압 이 정전류 다이오드 쌍의 전류 조절점을 설정합니다 . 소스와 드레인 사이의 양방향 전류 흐름을 원활하게 하기 위해 한 쌍의 정전류 다이오드가 모델에 포함되어 있으며, 이는 채널의 단극성 특성으로 인해 가능합니다. 소스-드레인 전류가 이동할 PN 접합이 없기 때문에 제어되는 전류에 극성 감도가 없습니다. 이러한 이유로 JFET는 종종 양방향 소자라고 합니다.

JFET의 특성 곡선을 바이폴라 트랜지스터의 곡선과 대조하면 눈에 띄는 차이점이 드러납니다. 각 곡선의 수평이 아닌 영역의 선형(직선) 부분이 BJT의 특성 곡선의 해당 부분에 비해 놀라울 정도로 깁니다.

트라이오드 영역 에서 동작하는 JFET 트랜지스터는 드레인에서 소스까지 측정했을 때 일반 저항과 매우 유사하게 동작하는 경향이 있습니다. 모든 단순 저항과 마찬가지로 전류/전압 그래프는 직선입니다. 이러한 이유로 JFET 특성 곡선에서 트라이오드 영역(수평이 아닌) 부분을 옴 영역 이라고 부르기도 합니다 . 드레인-소스 간 전압이 충분하지 않아 드레인 전류를 조절 지점까지 끌어올릴 수 없는 이 동작 모드에서는 드레인 전류가 드레인-소스 간 전압에 정비례합니다. 신중하게 설계된 회로에서는 이러한 현상을 유리하게 활용할 수 있습니다. 곡선의 이 영역에서 동작하는 JFET는 전압 제어 전류 레귤레이터 가 아닌 전압 제어 저항 처럼 동작하며 , 트랜지스터에 적합한 모델도 다릅니다.

트랜지스터의 가변저항(가변 저항) 모델은 바로 이 부분에서만 정확합니다. 그러나 이 트랜지스터 모델은 극히 좁은 동작 범위, 즉 극도로 포화된 상태(드레인과 소스 사이에 인가되는 전압이 드레인을 통해 완전히 조절된 전류를 얻는 데 필요한 전압보다 훨씬 낮을 때)에서만 유효하다는 점을 기억해야 합니다. 이 모드에서 드레인과 소스 사이의 저항(옴으로 측정)은 게이트와 소스 사이에 인가되는 역방향 바이어스 전압의 양에 따라 제어됩니다. 게이트-소스 전압이 낮을수록 저항은 낮아집니다(그래프에서 선이 가파른 경우).

JFET는 전압 제어 전류 레귤레이터 이기 때문에 (적어도 액티브 상태에서 동작할 수 있을 때는), 고유 증폭률을 BJT처럼 단위 없는 비율로 표현할 수 없습니다. 즉, JFET에는 β 비율이 없습니다. 이는 다른 유형의 전계 효과 트랜지스터와 전자관을 포함한 모든 전압 제어 액티브 소자에 해당합니다. 그러나 제어되는(드레인) 전류와 제어되는(게이트-소스) 전압을 나타내는 표현이 있는데, 이를 트랜스컨덕턴스(transconductance) 라고 합니다 . 단위는 지멘스(Siemens)로, 컨덕턴스(이전에는 mho 로 알려짐 )와 동일한 단위입니다.

왜 이런 단위를 선택했을까요? 방정식이 전류(출력 신호)를 전압(입력 신호)으로 나누는 일반적인 형태를 띠기 때문입니다.

트랜스컨덕턴스 방정식

안타깝게도 모든 JFET의 트랜스컨덕턴스 값은 안정적인 값이 아닙니다. 트랜지스터에 인가되는 게이트-소스 제어 전압의 양에 따라 크게 달라집니다. SPICE 시뮬레이션에서 보았듯이, 드레인 전류는 게이트-소스 전압의 변화에 비례하여 변하지 않습니다. 주어진 게이트-소스 전압에 대한 드레인 전류를 계산하기 위해 사용할 수 있는 또 다른 방정식이 있습니다. 이 방정식은 분명히 비선형적입니다(2의 거듭제곱에 주목하세요). 이는 시뮬레이션에서 이미 경험했던 비선형적 거동을 반영합니다.

검토:

능동 모드에서 JFET는 게이트와 소스 사이에 인가되는 역방향 바이어스 전압의 크기에 따라 드레인 전류를 조절합니다. 이는 BJT가 베이스 전류에 따라 컬렉터 전류를 조절하는 것과 유사합니다. 드레인 전류(출력)와 게이트-소스 전압(입력) 간의 수학적 비율을 트랜스컨덕턴스 라고 하며 , 지멘스 단위로 측정합니다.
게이트-소스(제어) 전압과 드레인(제어) 전류 사이의 관계는 비선형적입니다. 게이트-소스 전압이 감소하면 드레인 전류는 기하급수적으로 증가합니다. 즉, JFET의 트랜스컨덕턴스는 동작 범위 전체에서 일정하지 않습니다.
JFET는 트라이오드 영역에서 게이트와 소스 사이에 인가되는 역방향 바이어스 전압의 크기에 따라 드레인-소스 저항을 조절합니다 . 즉, 전압 제어 저항처럼 동작합니다.

트랜지스터(JFET)의 미터 점검

전자김치 — Fri, 8 Aug 2025 13:59:20 +0900

멀티미터 로 JFET를 테스트하는 것은 비교적 쉬운 작업처럼 보일 수 있습니다. 테스트할 PN 접합이 하나뿐이기 때문입니다 . 게이트와 소스 사이 또는 게이트와 드레인 사이를 측정하면 됩니다.

N채널 JFET의 연속성 테스트

하지만 드레인-소스 채널을 통한 연속성 테스트는 또 다른 문제입니다. 이전 섹션에서 게이트-채널 PN 접합의 커패시턴스에 저장된 전하가 외부 전압을 인가하지 않고도 JFET를 핀치오프 상태로 유지할 수 있다는 것을 기억하십니까 ? JFET를 손에 들고 테스트할 때에도 이러한 현상이 발생할 수 있습니다! 결과적으로, 게이트-채널 접합에 전하가 저장되는지 여부를 알 수 없기 때문에 해당 채널을 통한 연속성 측정값은 예측할 수 없습니다. 물론, 소자의 어떤 단자가 게이트, 소스, 드레인인지 미리 알고 있다면, 게이트와 소스 사이에 점퍼선을 연결하여 저장된 전하를 제거한 후 소스-드레인 연속성 테스트를 문제없이 진행할 수 있습니다. 그러나 어떤 단자가 어떤 단자인지 알지 못하면 소스-드레인 연결의 불확실성으로 인해 단자의 동일성을 판단하는 데 혼란이 발생할 수 있습니다.

JFET 테스트 전략

JFET를 테스트할 때 좋은 전략은 테스트 직전에 트랜지스터의 핀을 정전기 방지 폼(정전기에 민감한 전자 부품을 운송하고 보관하는 데 사용되는 소재)에 삽입하는 것입니다. 폼의 전도성은 트랜지스터를 삽입하면 모든 단자 사이에 저항 연결을 형성합니다. 이 연결은 게이트-채널 PN 접합에 축적된 모든 잔류 전압을 중성화하여 채널을 "개방"시켜 소스-드레인 연속성을 정확하게 측정할 수 있도록 합니다.

JFET 채널은 단일의 연속적인 반도체 물질이므로 일반적으로 소스와 드레인 단자 사이에 차이가 없습니다. 소스에서 드레인까지 의 저항을 측정하면 드레인에서 소스까지의 저항과 같은 값이 나옵니다. 게이트-소스 PN 접합 전압이 0일 때 이 저항은 비교적 낮아야 합니다(최대 수백 옴). 게이트와 소스 사이에 역방향 바이어스 전압을 인가하면, 미터에서 저항 값이 증가하여 채널의 핀치오프가 발생했음을 알 수 있습니다.

스위치로서의 접합 전계 효과 트랜지스터(JFET)

전자김치 — Fri, 8 Aug 2025 13:58:36 +0900

바이폴라 트랜지스터 와 마찬가지로 , 전계 효과 트랜지스터는 부하에 공급되는 전력을 제어하는 온/오프 스위치로 사용될 수 있습니다. JFET를 스위치로 사용하는 방법에 대한 연구를 익숙한 스위치/램프 회로를 통해 시작해 보겠습니다.

JFET의 제어된 전류는 소스와 드레인 사이로 흐른다는 점을 기억하고 위 회로에서 스위치의 두 끝을 JFET의 소스 및 드레인 연결로 대체합니다.

아직 눈치채지 못하셨겠지만, JFET의 소스와 드레인 연결은 회로 기호에서 동일하게 보입니다. 화살표로 이미터와 컬렉터가 명확하게 구분되는 바이폴라 접합 트랜지스터와 달리, JFET의 소스와 드레인 라인은 모두 반도체 채널을 나타내는 막대에 수직으로 연결됩니다. 이는 우연이 아닙니다. 실제로 JFET의 소스와 드레인 라인은 종종 호환되기 때문입니다! 다시 말해, JFET는 일반적으로 소스에서 드레인으로 또는 드레인에서 소스로, 어느 방향으로든 채널 전류를 처리할 수 있습니다.

개방형 스위치로서의 JFET

이제 회로에 필요한 것은 JFET의 전도를 제어하는 방법뿐입니다. 게이트와 소스 사이에 인가된 전압이 0이면 JFET의 채널은 "열려" 램프에 최대 전류가 흐릅니다. 램프를 끄려면 JFET의 게이트와 소스 연결 사이에 다음과 같이 다른 DC 전압원을 연결해야 합니다.

폐쇄형 스위치로서의 JFET

이 스위치를 닫으면 JFET 채널이 "핀치 오프"되어 차단되고 램프가 꺼집니다.

게이트를 통과하는 전류는 없습니다. 역방향 바이어스된 PN 접합이므로 전류 흐름을 완전히 차단합니다. 전압 제어 소자인 JFET는 무시할 수 있는 수준의 입력 전류를 필요로 합니다. 이는 바이폴라 트랜지스터에 비해 JFET의 장점으로, 제어 신호에 필요한 전력이 거의 없습니다.

제어 스위치를 다시 열면 게이트에서 역방향 바이어스 DC 전압이 차단되어 트랜지스터가 다시 켜집니다. 어쨌든 이상적으로는 이렇게 작동합니다. 하지만 실제로는 전혀 작동하지 않을 수 있습니다.

왜 이런 걸까요? 왜 JFET의 채널이 게이트와 소스 사이에 전압이 인가되지 않았을 때처럼 다시 열려 램프 전류가 흐르지 않을까요? 답은 역방향 바이어스된 게이트-소스 접합의 동작에 있습니다. 이 접합 내부의 공핍 영역은 게이트와 소스를 분리하는 절연 장벽 역할을 합니다. 따라서 이 접합은 전하 전위를 저장할 수 있는 일정량의 정전용량을 가지고 있습니다 . 외부 전압을 인가하여 이 접합에 강제로 역방향 바이어스를 주면, 해당 전압의 소스가 분리된 후에도 역방향 바이어스 전압을 저장된 전하로 유지하는 경향이 있습니다. JFET를 다시 켜려면 저항을 통해 게이트와 소스 사이에 저장된 전하를 블리딩해야 합니다 .

출혈 저항기

이 저항 값은 그다지 중요하지 않습니다. JFET의 게이트-소스 접합의 정전용량은 매우 작기 때문에, 블리드 저항 값이 다소 높더라도 빠른 RC 시간 상수가 생성되어 스위치가 열리면 트랜지스터가 지연 없이 다시 도통될 수 있습니다.

바이폴라 트랜지스터처럼 제어 전압이 어디서, 어떤 전압으로 공급되는지는 거의 중요하지 않습니다. JFET의 전도를 제어하는 전압을 공급하기 위해 태양 전지, 열전대 또는 기타 전압 생성 장치를 사용할 수 있습니다. JFET 스위치 작동을 위한 전압원에 필요한 것은 JFET 채널의 핀치오프를 달성하기에 충분한 전압뿐입니다. 이 전압은 일반적으로 수 볼트 DC 범위에 있으며, 핀치오프 또는 차단 전압이라고 합니다. 특정 JFET의 정확한 핀치오프 전압은 고유한 설계에 따라 결정되며, 실리콘 BJT의 베이스-이미터 접합 전압의 0.7V처럼 보편적인 값이 아닙니다.

검토:

전계 효과 트랜지스터는 게이트와 소스 사이에 인가되는 전압을 통해 소스와 드레인 사이의 전류를 제어합니다. 접합 형 전계 효과 트랜지스터(JFET)에서는 게이트와 소스 사이에 PN 접합이 있으며, 이 접합은 일반적으로 소스-드레인 전류 제어를 위해 역방향 바이어스됩니다.
JFET는 정상 상태(normally-on, 정상 포화) 소자입니다. 게이트와 소스 사이에 역방향 바이어스 전압을 인가하면 해당 접합의 공핍 영역이 확장되어 제어된 전류가 흐르는 소스와 드레인 사이의 채널이 "핀치 오프(pinch off)"됩니다.
제어 전압이 제거될 때 접합부의 자연적 정전용량에 축적된 전하를 방전시키기 위해 게이트와 소스 사이에 "블리드오프" 저항을 연결해야 할 수도 있습니다. 그렇지 않으면 전압원이 분리된 후에도 JFET가 차단 모드를 유지하기 위해 전하가 남아 있을 수 있습니다.

접합 전계 효과 트랜지스터(JFET) 소개

전자김치 — Fri, 8 Aug 2025 13:58:10 +0900

트랜지스터는 저전력 전기 신호를 인가하여 전류를 제어하는 반도체 소자입니다. 트랜지스터는 크게 바이폴라 트랜지스터와 전계 효과 트랜지스터, 두 가지로 나눌 수 있습니다. 지난 장에서는 작은 전류를 이용하여 큰 전류를 제어하는 바이폴라 트랜지스터에 대해 살펴보았습니다. 이번 장에서는 작은 전압을 이용하여 전류를 제어하는 전계 효과 트랜지스터의 일반적인 개념을 소개하고, 접합 전계 효과 트랜지스터라는 특정 유형에 대해 집중적으로 살펴보겠습니다. 다음 장에서는 또 다른 유형의 전계 효과 트랜지스터인 절연 게이트 트랜지스터에 대해 살펴보겠습니다.

모든 전계 효과 트랜지스터는 바이폴라 소자가 아닌 단극성 소자입니다. 즉, 트랜지스터를 통과하는 주요 전류는 N형 반도체를 통과하는 전자 또는 P형 반도체를 통과하는 정공으로 구성됩니다. 아래 섹션에서 소자의 물리적 다이어그램을 보면 이는 더욱 명확해집니다.

N채널 JFET

접합 전계 효과 트랜지스터 (JFET) 에서 제어되는 전류는 소스에서 드레인으로, 또는 경우에 따라 드레인에서 소스로 흐릅니다. 제어 전압은 게이트와 소스 사이에 인가됩니다. 전류가 소스와 드레인 사이를 흐르는 동안 PN 접합을 통과할 필요는 없다는 점에 유의하십시오. 채널이라고 하는 경로는 반도체 물질의 연속적인 블록입니다.

그림 1에서 볼 수 있듯이 이 채널은 N형 반도체입니다.

그림 1. N채널 JFET의 개략적 기호 및 다이어그램 예시.

다음 섹션에서는 또한 제조되는 P형 채널 JFET에 대해 설명합니다.

P채널 JFET

일반적으로 N채널 JFET가 P채널보다 더 널리 사용됩니다(그림 2).

그림 2. P채널 JFET의 회로도 기호와 물리적 다이어그램.

그 이유는 반도체 이론의 모호한 세부 사항과 관련이 있는데, 이 장에서 이에 대해 자세히 다루고 싶지 않습니다. 바이폴라 트랜지스터 와 마찬가지로 , 전계 효과 트랜지스터 사용법을 소개하는 가장 좋은 방법은 가능하면 이론은 피하고 대신 동작 특성에 집중하는 것이라고 생각합니다. 지금 N채널 JFET와 P채널 JFET의 실질적인 차이점은 게이트 재료와 채널 사이에 형성되는 PN 접합의 바이어스뿐입니다.

게이트와 소스 사이에 전압이 인가되지 않으면 채널은 전류가 흐를 수 있는 활짝 열린 경로입니다. 그러나 게이트와 소스 사이에 PN 접합을 역방향 바이어스하는 극성의 전압이 인가되면 소스와 드레인 연결 사이의 흐름이 제한되거나 조절되는데, 이는 베이스 전류량이 설정된 바이폴라 트랜지스터의 경우와 같습니다. 최대 게이트-소스 전압은 소스와 드레인을 통과하는 모든 전류를 "핀치 오프"하여 JFET를 차단 모드로 전환합니다. 이러한 동작은 역방향 바이어스 전압의 영향으로 PN 접합의 공핍 영역이 확장되어 전압이 충분히 높으면 결국 채널의 전체 폭을 차지하기 때문입니다. 이러한 동작은 유연한 호스를 꽉 쥐어서 액체의 흐름을 줄이는 것과 같습니다. 충분한 힘을 가하면 호스가 조여져 그림 3과 같이 흐름을 완전히 차단합니다.

그림 3. 호스를 통해 흐르는 물이 꼬집혀지는 현상에 대한 전류 흐름의 높은 수준의 비유.

이러한 동작 방식이 바이폴라 접합 트랜지스터와 정반대라는 점에 유의하십시오. 바이폴라 트랜지스터는 상시 전원 차단(normally-off) 소자로, 베이스, 컬렉터 또는 이미터에 전류가 흐르지 않습니다. 반면, JFET는 상시 전원 차단(normally-on) 소자로, 게이트에 전압을 인가하지 않아 소스와 드레인에 최대 전류가 흐릅니다.

또한, JFET를 통해 허용되는 전류량은 바이폴라 트랜지스터처럼 전류 신호가 아닌 전압 신호에 의해 결정된다는 점에 유의해야 합니다. 실제로 게이트-소스 PN 접합에 역방향 바이어스가 걸리면 게이트 연결을 통해 흐르는 전류는 거의 0에 가까워야 합니다. 이러한 이유로 JFET는 전압 제어 소자로, 바이폴라 트랜지스터는 전류 제어 소자로 분류합니다.

게이트-소스 PN 접합에 작은 전압으로 순방향 바이어스가 걸리면 JFET 채널이 조금 더 "열려" 더 큰 전류가 흐를 수 있습니다. 그러나 JFET의 PN 접합 자체는 상당한 전류를 감당하도록 설계되지 않았으므로 어떤 경우에도 접합에 순방향 바이어스를 걸지 않는 것이 좋습니다.

이 글은 JFET 동작에 대한 매우 간략한 개요입니다. 다음 섹션에서는 JFET를 스위칭 소자로 사용하는 방법을 살펴보겠습니다.

BJT의 특이점

전자김치 — Fri, 8 Aug 2025 13:57:48 +0900

이상적인 트랜지스터는 신호 증폭 시 왜곡이 0%입니다. 이득은 모든 주파수로 확장됩니다. 또한 수백 도의 온도에서 수백 암페어의 전류를 제어할 수 있습니다. 하지만 실제로는 왜곡이 발생합니다. 증폭은 고주파수 영역에서 제한됩니다. 실제 부품은 수십 암페어만 처리할 수 있으므로 주의가 필요합니다. 더 높은 전류를 위해 트랜지스터를 병렬 연결할 때는 주의해야 합니다. 고온에서 작동할 경우, 주의하지 않으면 트랜지스터가 파손될 수 있습니다.

비선형성

클래스 A 공통 이미터 증폭기(이전 그림과 유사)는 아래 그림에서 거의 클리핑될 때까지 구동됩니다. 양의 피크가 음의 피크보다 더 평평하다는 점에 유의하십시오. 이러한 왜곡은 고음질 오디오와 같은 많은 애플리케이션에서 용납될 수 없습니다.

대신호 공통 에미터 증폭기의 왜곡.

소신호 증폭기는 트랜지스터 특성의 작은 선형 구간을 사용하기 때문에 상대적으로 선형적입니다. 대신호 증폭기는 β와 같은 트랜지스터 특성이 일정하지 않고 컬렉터 전류에 따라 변하기 때문에 100% 선형적이지 않습니다. β는 컬렉터 전류가 낮을 때는 높고, 매우 낮거나 높을 때는 낮습니다. 하지만 컬렉터 전류가 증가함에 따라 β가 감소하는 경우가 주로 나타납니다.

온도 드리프트

온도는 트랜지스터의 AC 및 DC 특성에 영향을 미칩니다. 이 문제의 두 가지 측면은 환경 온도 변화와 자기 발열입니다. 군사 및 자동차와 같은 일부 응용 분야에서는 넓은 온도 범위에서 작동해야 합니다. 특히 고전력 회로의 경우, 환경이 양호한 회로는 자기 발열의 영향을 받습니다.

누설 전류 I CO 와 β 는 온도에 따라 증가합니다. DC β (h FE )는 기하급수적으로 증가합니다. AC β (h fe )는 증가하지만, 그 속도는 그만큼 빠르지 않습니다. -55°C에서 85°C까지 두 배가 됩니다. 온도가 증가함에 따라 h fe 가 증가하면 공통 이미터 출력이 커지는데, 극단적인 경우 클리핑될 수 있습니다. h FE 가 증가하면 바이어스 지점이 이동하여 한 피크가 클리핑될 수 있습니다. 바이어스 지점의 변화는 다단 직결 증폭기에서 증폭됩니다. 해결책은 바이어스 지점을 안정화하는 일종의 음의 피드백입니다. 이는 AC 이득도 안정화합니다.

아래 그림(a)에서 온도가 증가하면 실리콘 트랜지스터의 공칭 0.7V에서 VBE가 감소합니다 . VBE를 감소시키면 공통 이미터 증폭기의 컬렉터 전류가 증가하여 바이어스 지점이 더욱 이동합니다. VBE를 이동시키는 방법은 차동 증폭기로 구성된 트랜지스터 쌍입니다. 아래 그림(b)에서 두 트랜지스터의 온도가 같으면 VBE는 온도 변화에 따라 변하고 상쇄됩니다.

(a) 단일 종단 CE 증폭기 대 (b) VBE 취소 기능이 있는 차동 증폭기.

실리콘 소자의 최대 권장 접합 온도는 대개 125°C입니다. 하지만 신뢰성 향상을 위해서는 이 온도를 낮춰야 합니다. 트랜지스터는 150°C를 초과하면 작동이 멈춥니다. 탄화규소와 다이아몬드 트랜지스터는 이보다 훨씬 높은 온도에서 작동합니다.

열 폭주

온도가 상승하면 컬렉터 전류가 증가하는 문제는 전류가 증가하면 트랜지스터의 전력 소모가 증가하고, 이는 다시 트랜지스터의 온도를 상승시킨다는 것입니다. 이러한 자기 강화 사이클을 열 폭주 라고 하며 , 이는 트랜지스터를 파괴할 수 있습니다. 이 경우에도 해결책은 바이어스 지점을 안정화하기 위한 일종의 음의 되먹임(negative feedback)을 사용한 바이어스 회로입니다.

접합 커패시턴스

트랜지스터의 단자 사이에는 정전용량이 존재합니다 . 컬렉터-베이스 정전용량 C CB 와 이미터-베이스 정전용량 C EB 는 고주파에서 공통 이미터 회로의 이득을 감소시킵니다. 공통 이미터 증폭기에서 컬렉터에서 베이스로의 정전용량성 피드백은 C CB 에 β를 곱합니다. 음의 이득 감소 피드백의 양은 전류 이득과 컬렉터-베이스 정전용량 모두와 관련이 있습니다. 이를 밀러 효과라고 합니다.

소음

소신호 증폭기의 최대 감도는 전류 흐름의 무작위적인 변화로 인한 잡음에 의해 제한됩니다. 트랜지스터의 두 가지 주요 잡음원은 베이스 캐리어의 전류 흐름으로 인한 산란 잡음 과 열 잡음 입니다 . 열 잡음의 원인은 소자 저항이며 온도에 따라 증가합니다.

트랜지스터 증폭기의 잡음은 입력에서 출력으로 증폭되는 잡음이 아니라 증폭기 내부에서 발생하는 과도한 잡음 으로 정의됩니다 . 이는 증폭기 입력과 출력에서 신호대잡음비 (S/N) 를 측정하여 결정됩니다 . 소신호 입력을 받는 증폭기의 AC 전압 출력은 신호대잡음비(S+N), 즉 신호와 잡음의 합에 해당합니다. 신호가 입력되지 않는 AC 전압은 잡음 N에 해당합니다. 잡음 지수 (F) 는 증폭기 입력과 출력의 신호대잡음비(S/N)로 정의됩니다.

RF(무선 주파수) 트랜지스터의 잡음 지수 F는 일반적으로 트랜지스터 데이터 시트에 데시벨(F dB) 로 표시됩니다 . 양호한 VHF(초고주파, 30MHz~300MHz) 잡음 지수는 1dB 미만입니다. VHF 이상의 잡음 지수는 아래 그림과 같이 10진수마다 20dB씩 상당히 증가합니다.

소신호 트랜지스터 잡음 지수 vs 주파수. Thiele, 그림 11.147 [AGT]

위 그림은 저주파수 잡음이 주파수가 감소함에 따라 10dB/decade씩 증가함을 보여줍니다. 이 잡음을 1/f 잡음 이라고 합니다 .

잡음 지수는 트랜지스터 유형(부품 번호)에 따라 달라집니다. 라디오 수신기의 안테나 입력에 사용되는 소신호 RF 트랜지스터는 저잡음 지수를 위해 특별히 설계되었습니다. 잡음 지수는 바이어스 전류와 임피던스 정합에 따라 달라집니다. 트랜지스터의 최적 잡음 지수는 바이어스 전류가 낮을 때, 그리고 임피던스 부정합이 있을 때 달성됩니다.

열적 불일치(트랜지스터 병렬 연결 문제)

두 개의 동일한 전력 트랜지스터를 병렬로 연결하여 더 높은 전류를 공급한다면, 두 트랜지스터는 전류를 동등하게 공유할 것으로 예상할 수 있습니다. 하지만 트랜지스터의 특성 차이로 인해 전류를 동등하게 공유하지 않습니다.

전력 증가를 위해 병렬로 연결된 트랜지스터에는 이미터 밸러스트 저항이 필요합니다.

동일한 트랜지스터를 선택하는 것은 실용적이지 않습니다. 소신호 트랜지스터의 β는 일반적으로 100~300, 전력 트랜지스터의 β는 20~50입니다. 각 트랜지스터를 일치시킬 수 있다 하더라도 환경 조건으로 인해 한 트랜지스터가 다른 트랜지스터보다 더 뜨거워질 수 있습니다. 더 뜨거운 트랜지스터는 더 많은 전류를 소비하여 열 폭주를 일으킵니다. 바이폴라 트랜지스터를 병렬로 연결할 때 해결책은 1옴 미만의 밸러스트 저항 이라고 하는 이미터 저항을 삽입하는 것입니다 . 더 뜨거운 트랜지스터가 더 많은 전류를 소비하면 밸러스트 저항의 전압 강하가 증가합니다(부궤환). 이는 전류를 감소시킵니다. 모든 트랜지스터를 동일한 방열판에 장착하면 전류 균등화에도 도움이 됩니다.

고주파 효과

트랜지스터 증폭기의 성능은 아래 그림에서 주파수 증가에 따른 소신호 공통 이미터 전류 이득에서 알 수 있듯이 일정 수준까지는 비교적 일정합니다. 하지만 그 수준을 넘어서면 주파수가 증가함에 따라 트랜지스터의 성능이 저하됩니다.

베타 차단 주파수 (fT)는 공통 이미터 소신호 전류 이득(h fe )이 1로 떨어지는 주파수입니다 . 실제 증폭기는 이득이 1보다 커야 합니다. 따라서 트랜지스터는 fT에서 실제 증폭기에 사용될 수 없습니다. 트랜지스터에 더 적합한 한계는 0.1·fT입니다. 다음 그림을 살펴보겠습니다.

공통 에미터 소신호 전류 이득(hfe) 대 주파수.

일부 RF 실리콘 바이폴라 트랜지스터는 최대 수 GHz까지 증폭기로 사용할 수 있습니다. 실리콘-게르마늄 소자는 상위 주파수 범위를 10GHz까지 확장합니다.

알파 차단 주파수 ,

fα 는 α가 저주파 α의 0.707로 떨어지는 주파수입니다. 알파 차단값과 베타 차단값은 거의 같습니다. fα≅fT . 베타 차단값 fT는 고주파 성능에서 선호되는 성능 지수입니다.

fmax 는 바이어스 및 임피던스 정합이 가장 유리한 조건에서 가능한 가장 높은 발진 주파수입니다. 전력 이득이 1이 되는 주파수입니다. 모든 출력은 발진을 유지하기 위해 입력으로 피드백됩니다. fmax는 능동 소자로서 트랜지스터의 동작 주파수에 대한 상한값입니다. 하지만 실제 증폭기는 fmax에서 사용할 수 없습니다 .

밀러 효과: 트랜지스터의 고주파 한계는 접합 커패시턴스와 관련이 있습니다. 예를 들어, PN2222A는 CB와 EB에서 각각 입력 커패시턴스 C obo = 9pF와 출력 커패시턴스 C ibo = 25pF를 갖습니다. [FAR] 25pF의 CE 커패시턴스는 커 보이지만 밀러 효과 때문에 CB(9pF) 커패시턴스보다 영향이 적습니다 . CB 커패시턴스는 공통 이미터 증폭기의 커패시턴스에 베타를 곱한 값에 해당하는 베이스에 영향을 미칩니다. 그 이유는 무엇일까요? 공통 이미터 증폭기는 베이스에서 컬렉터로 신호를 반전시킵니다. 베이스로 피드백된 반전 컬렉터 신호는 베이스의 입력과 상반됩니다. 컬렉터 신호는 입력보다 베타 배 더 큽니다. PN2222A의 경우 β = 50–300입니다. 따라서 9pF CE 커패시턴스는 9·50=450pF에서 9·300=2700pF처럼 보입니다.

접합 커패시턴스 문제에 대한 해결책은 광대역폭 애플리케이션, 즉 RF(무선 주파수) 또는 마이크로파 트랜지스터에 적합한 고주파 트랜지스터를 선택하는 것입니다. 공통 이미터 구성 대신 공통 베이스를 사용하면 대역폭을 더 확장할 수 있습니다. 접지된 베이스는 이미터 입력을 용량성 컬렉터 피드백으로부터 차폐합니다. 두 개의 트랜지스터를 캐스코드 방식으로 연결하면 공통 베이스와 동일한 대역폭을 얻을 수 있지만, 공통 이미터의 입력 임피던스는 더 높습니다.

검토:

트랜지스터 증폭기는 컬렉터 전류에 따른 β 변화로 인해 왜곡이 발생합니다.
I c , V BE , β 및 접합 커패시턴스는 온도에 따라 달라집니다.
온도가 상승하면 I C도 증가하여 온도가 상승하는 악순환이 발생하는데, 이를 열 폭주라고 합니다.
접합 캐패시턴스는 트랜지스터의 고주파 이득을 제한합니다. 밀러 효과로 인해 CE 증폭기의 베이스에서 C cb 가 β 배 더 크게 보입니다.
트랜지스터 잡음은 작은 신호 증폭 능력을 제한합니다. 잡음 지수는 트랜지스터 잡음과 관련된 성능 지수입니다.
전력 트랜지스터를 병렬로 연결하여 전류를 증가시키는 경우, 에미터와 직렬로 안정 저항기를 삽입하여 전류를 균등하게 합니다.
F T 는 CE 증폭기의 절대적 상한 주파수 한계이고, 소신호 전류 이득은 1로 떨어지며, h fe =1입니다.
Fmax는 가장 이상적인 조건에서 발진기의 상한 주파수입니다.

트랜지스터 정격 및 패키지(BJT)

전자김치 — Fri, 8 Aug 2025 13:56:41 +0900

모든 전기 및 전자 부품과 마찬가지로 트랜지스터는 손상 없이 처리할 수 있는 전압과 전류의 양이 제한되어 있습니다. 트랜지스터는 흔히 접하는 다른 부품보다 더 복잡하기 때문에 정격 종류가 더 다양합니다. 다음은 일반적인 트랜지스터 정격에 대한 세부적인 설명입니다.

전력 소모

트랜지스터가 컬렉터와 이미터 사이에 전류를 흐르게 하면 두 지점 사이의 전압도 낮아집니다. 트랜지스터가 소모하는 전력은 컬렉터 전류와 컬렉터-이미터 전압의 곱과 같습니다. 저항과 마찬가지로 트랜지스터도 손상 없이 안전하게 소모할 수 있는 와트 수에 따라 정격이 정해집니다.

고온은 모든 반도체 소자의 최대 적이며, 바이폴라 트랜지스터는 대부분의 소자보다 열 손상에 더 취약합니다. 전력 정격은 항상 주변 공기 온도를 기준으로 합니다. 트랜지스터를 섭씨 25 도 이상의 고온 환경에서 사용하는 경우, 수명 단축을 방지하기 위해 전력 정격을 낮춰야 합니다 .

역전압

다이오드 와 마찬가지로 바이폴라 트랜지스터는 PN 접합에 걸리는 최대 허용 역방향 바이어스 전압에 따라 정격이 결정됩니다. 여기에는 이미터-베이스 접합 V EB , 컬렉터-베이스 접합 V CB , 그리고 컬렉터-이미터 간 전압 정격 V CE 가 포함됩니다 .

V EB , 일부 소신호 트랜지스터의 경우 이미터에서 베이스까지의 최대 역전압은 약 7V입니다. 일부 회로 설계자는 직렬 전류 제한 저항을 갖춘 7V 제너 다이오드 로 이산 BJT를 사용합니다 . 아날로그 집적 회로에 대한 트랜지스터 입력도 V EB 정격을 가지며, 이를 초과하면 손상될 수 있으므로 입력의 제너링은 허용되지 않습니다.

최대 컬렉터-이미터 전압 V CE 의 정격은 차단 모드(베이스 전류 없음)에서 견딜 수 있는 최대 전압으로 볼 수 있습니다. 이 정격은 바이폴라 트랜지스터를 스위치로 사용할 때 특히 중요합니다. 소신호 트랜지스터의 일반적인 전압은 60~80V입니다. 전력 트랜지스터의 경우, 예를 들어 음극선관 디스플레이의 수평 편향 트랜지스터의 경우 이 전압은 1000V까지 가능합니다.

수집기 전류

컬렉터 전류 IC의 최대값은 제조업체에서 암페어(A) 단위로 제공합니다. 소신호 트랜지스터의 일반적인 값은 수십에서 수백 mA, 전력 트랜지스터의 경우 수십 A입니다. 이 최대값은 포화 상태(최소 컬렉터-이미터 전압 강하)를 가정한 것입니다. 트랜지스터가 포화 상태가 아니고 컬렉터와 이미터 사이에 상당한 전압 강하가 발생하는 경우, 최대 컬렉터 전류 정격보다 최대 소비 전력 정격이 먼저 초과될 가능성이 높습니다. 트랜지스터 회로를 설계할 때 유의해야 할 사항입니다.

포화 전압

이상적으로 포화된 트랜지스터는 컬렉터와 이미터 사이의 닫힌 스위치 접점 역할을 하여 최대 컬렉터 전류에서 전압이 0으로 떨어집니다. 하지만 현실에서는 그렇지 않습니다 . 제조업체는 포화 상태에서 트랜지스터의 최대 전압 강하를 명시하는데, 이는 컬렉터와 이미터 사이, 그리고 베이스와 이미터 사이(해당 PN 접합의 순방향 전압 강하)입니다. 포화 상태에서 컬렉터-이미터 전압 강하는 일반적으로 0.3V 이하로 예상되지만, 이 수치는 트랜지스터의 종류에 따라 달라집니다. 저전압 트랜지스터, 즉 V CE 가 낮을수록 포화 전압이 낮아집니다. 베이스 구동 전류가 높을수록 포화 전압도 낮아집니다.

베이스-이미터 순방향 전압 강하 V BE 는 등가 다이오드의 전압 강하 ≅0.7V와 비슷한데, 이는 놀랄 일이 아닙니다.

베타

베이스 전류에 대한 컬렉터 전류의 비율, β는 바이폴라 트랜지스터의 증폭 능력을 특징짓는 기본 매개변수입니다 . β는 일반적으로 회로 계산에서 상수로 가정되지만, 불행히도 실제로는 그렇지 않습니다. 따라서 제조업체는 넓은 범위의 작동 조건에서 주어진 트랜지스터에 대한 β(또는 "h fe ") 수치 세트를 제공하며, 일반적으로 최대/최소/일반 정격의 형태로 제공됩니다. 정상 작동 한계 내에서 β가 얼마나 크게 달라질 수 있는지 알면 놀라실 것입니다. 인기 있는 소신호 트랜지스터 중 하나인 2N3903은 컬렉터 전류량에 따라 15에서 150 사이의 β를 갖는 것으로 광고됩니다. 일반적으로 β는 중간 컬렉터 전류에서 가장 높고 매우 낮거나 매우 높은 컬렉터 전류에서 감소합니다. h fe 는 소신호 AC 이득이고, h FE는 큰 AC 신호 이득 또는 DC 이득입니다.

알파

컬렉터 전류와 에미터 전류의 비율은 α=I C /I E 입니다.α는 β에서 파생될 수 있으며 α=β/(β+1)입니다.바이폴라 트랜지스터는 다양한 물리적 패키지로 제공됩니다.패키지 유형은 저항기와 마찬가지로 트랜지스터의 필요 전력 소모에 따라 주로 달라집니다.최대 전력 소모가 클수록 장치를 냉각 상태로 유지하려면 더 커야 합니다.아래 그림은 3단자 반도체 소자에 대한 여러 표준화된 패키지 유형을 보여주며, 이 중 어느 것이든 바이폴라 트랜지스터를 수용하는 데 사용할 수 있습니다.바이폴라 트랜지스터 외에도 3개의 연결 지점이 있는 다른 많은 반도체 소자가 있습니다.플라스틱 트랜지스터의 핀아웃은 단일 패키지 유형 내에서도 다를 수 있습니다(예: 아래 그림의 TO-92).3 단자 반도체 소자를 확실하게 식별하려면 인쇄된 부품 번호를 참조하거나 일련의 전기적 테스트를 거치지 않고는 불가능 합니다.

트랜지스터 패키지, 치수는 mm입니다.

TO-92와 같은 소형 플라스틱 트랜지스터 패키지는 수백 밀리와트를 소모할 수 있습니다. TO-18과 TO-39 금속 캔은 더 많은 수백 밀리와트를 소모할 수 있습니다. TO-220과 TO-247과 같은 플라스틱 전력 트랜지스터 패키지는 100와트를 훨씬 넘는 전력을 소모하며, 이는 순금속 TO-3의 소모량에 근접합니다. 위 그림에 나열된 소모량은 저자가 고전력 소자에 대해 경험한 최대치입니다. 대부분의 전력 트랜지스터는 나열된 와트수의 절반 또는 그 이하입니다. 실제 정격은 특정 소자의 데이터시트를 참조하십시오. TO-220 및 TO-247 플라스틱 패키지의 반도체 다이는 열전도성 금속 슬러그에 장착되며, 이 슬러그는 패키지 뒷면에서 열을 금속 방열판( 그림 에 표시되지 않음)으로 전달합니다. 트랜지스터를 방열판에 장착하기 전에 금속에 열전도성 그리스를 얇게 도포합니다. TO-220 및 TO-247 슬러그와 TO-3 케이스는 컬렉터에 연결되어 있으므로, 마이카 또는 폴리머 와셔를 삽입하여 접지된 히트싱크와 전기적으로 분리해야 하는 경우가 있습니다. 전력 패키지의 데이터시트 정격은 히트싱크에 장착된 경우에만 유효합니다. 히트싱크가 없는 경우, TO-220은 공기 중에서 약 1와트의 전력을 안전하게 소모합니다.

데이터시트에 명시된 최대 전력 손실 정격은 실제로 달성하기 어렵습니다. 최대 전력 손실은 트랜지스터 케이스 온도를 25°C 이하로 유지하는 히트싱크를 기준으로 합니다. 공랭식 히트싱크에서는 이러한 조건이 충족되기 어렵습니다. 허용 전력 손실은 온도가 증가함에 따라 감소하는데, 이를 디레이팅(derating)이라고 합니다. 많은 전력 소자 데이터시트에는 케이스 온도 대비 전력 손실 그래프가 포함되어 있습니다.

검토:

전력 소모 : 지속적으로 허용되는 최대 전력 소모.
역전압 : 허용 가능한 최대 VCE, V CB , V EB .
컬렉터 전류 : 허용되는 최대 컬렉터 전류.
포화 전압은 포화된(완전 전도된) 트랜지스터의 V CE 전압 강하입니다.
베타 : β=I C /I B
알파 : α=I C /I E , α= β/(β+1)
트랜지스터 패키지 는 전력 소모의 주요 요인입니다. 패키지가 클수록 더 많은 전력을 소모합니다.

현재 미러 BJT

전자김치 — Fri, 8 Aug 2025 13:56:18 +0900

바이폴라 접합 트랜지스터 또는 BJT 전류 미러

바이폴라 접합 트랜지스터를 적용하는 데 자주 사용되는 회로는 전류 미러 라고 불리는데 , 이는 간단한 전류 조절기 역할을 하며 광범위한 부하 저항 에 걸쳐 부하에 거의 일정한 전류를 공급합니다 .

트랜지스터가 활성 모드 로 동작할 때 , 컬렉터 전류는 베이스 전류에 β를 곱한 값과 같습니다. 또한 컬렉터 전류와 이미터 전류의 비율을 α라고 합니다. 컬렉터 전류는 베이스 전류에 β를 곱한 값과 같고, 이미터 전류는 베이스 전류와 컬렉터 전류의 합이므로, α는 β로부터 수학적으로 유도될 수 있습니다. 대수적으로 계산하면 모든 트랜지스터에 대해 α = β/(β+1)임을 알 수 있습니다.

능동 트랜지스터를 통해 일정한 베이스 전류를 유지하면 β 비율에 따라 컬렉터 전류가 조절되는 방식을 이미 살펴보았습니다. α 비율도 이와 유사하게 작동합니다. 이미터 전류를 일정하게 유지하면, 트랜지스터가 액티브 모드를 유지할 만큼 충분한 컬렉터-이미터 전압 강하를 갖는 한 컬렉터 전류는 안정적이고 조절된 값으로 유지됩니다. 따라서 트랜지스터를 통해 이미터 전류를 일정하게 유지하는 방법이 있다면, 트랜지스터는 컬렉터 전류를 일정한 값으로 조절하게 됩니다.

BJT의 베이스-에미터 접합은 다이오드와 마찬가지로 PN 접합에 불과하며, "다이오드 방정식"은 순방향 전압 강하와 접합 온도가 주어졌을 때 PN 접합을 통과하는 전류량을 지정합니다.

다이오드 방정식 공식

접합 전압과 온도가 모두 일정하게 유지되면 PN 접합 전류는 일정합니다. 이러한 원리에 따라 트랜지스터의 베이스-이미터 전압을 일정하게 유지하면 온도가 일정할 때 이미터 전류도 일정합니다. 아래 그림을 예로 들어 보겠습니다.

VBE가 일정하면 IB, IE, IC도 일정해집니다.

이 일정한 에미터 전류를 일정한 α 비율로 곱하면, R load 의 저항 이 변해도 트랜지스터를 활성 모드로 유지할 수 있을 만큼 충분한 배터리 전압이 있는 경우, R load 를 통해 일정한 컬렉터 전류가 흐릅니다 .

트랜지스터의 베이스-이미터 접합에 걸리는 전압을 일정하게 유지하려면 순방향 바이어스 다이오드를 사용하여 약 0.7V의 일정 전압을 설정하고 아래 그림과 같이 베이스-이미터 접합과 병렬로 연결합니다.

다이오드 접합 0.7V는 일정한 베이스 전압과 일정한 베이스 전류를 유지합니다.

다이오드 양단의 전압 강하는 정확히 0.7V가 아닐 것입니다. 다이오드 양단에 떨어지는 순방향 전압의 정확한 양은 다이오드를 통과하는 전류와 다이오드 온도에 따라 달라지며, 모두 다이오드 방정식에 따릅니다. 다이오드 전류가 증가하면(예를 들어 R bias 의 저항을 줄여서 ) 전압 강하가 약간 증가하여 트랜지스터의 베이스-이미터 접합의 전압 강하가 증가하고, 이는 다이오드의 PN 접합과 트랜지스터의 베이스-이미터 접합이 서로 잘 정합되었다고 가정할 때, 이미터 전류를 같은 비율로 증가시킵니다. 다시 말해, 트랜지스터의 이미터 전류는 언제든지 다이오드 전류와 거의 같습니다. R bias 의 저항 값을 변경하여 다이오드 전류를 변경하면 트랜지스터의 이미터 전류도 그에 따라 증가합니다. 이미터 전류는 다이오드와 같은 방정식으로 표현되고 두 PN 접합 모두 동일한 전압 강하를 경험하기 때문입니다.

트랜지스터의 컬렉터 전류는 이미터 전류와 거의 같습니다. 일반적인 트랜지스터의 α 비율이 거의 1이기 때문입니다(1). 간단한 저항 조정으로 다이오드 전류를 설정하여 트랜지스터의 이미터 전류를 제어할 수 있다면, 트랜지스터의 컬렉터 전류도 제어할 수 있습니다. 다시 말해, 컬렉터 전류는 다이오드 전류를 모방하거나 반영 합니다 .

따라서 저항 R load를 통과하는 전류는 바이어스 저항에 의해 설정된 전류의 함수이며, 두 값은 거의 같습니다 . 이것이 전류 미러 회로의 기능입니다. R bias 값을 편리하게 조정하여 부하 저항을 통과하는 전류를 조절하는 것입니다 . 다이오드를 통과하는 전류는 간단한 방정식으로 나타낼 수 있습니다. 전원 전압에서 다이오드 전압(거의 일정한 값)을 뺀 후 R bias 의 저항으로 나눕니다 .

두 PN 접합(다이오드 접합과 트랜지스터 베이스-이미터 접합)의 특성을 더 잘 맞추기 위해 아래 그림(a)과 같이 일반 다이오드 대신 트랜지스터를 사용할 수 있습니다.

전류 미러 회로.

온도는 "다이오드 방정식"에서 중요한 요소이며, 두 PN 접합이 모든 작동 조건에서 동일하게 동작하도록 하려면 두 트랜지스터의 온도를 정확히 동일하게 유지해야 합니다. 이는 두 트랜지스터 케이스를 서로 맞대고 접착하는 개별 부품을 사용하여 쉽게 구현할 수 있습니다. 트랜지스터가 단일 실리콘 칩(소위 집적 회로 , 즉 IC )에 함께 제조되는 경우, 설계자는 두 트랜지스터 간의 열 전달을 원활하게 하기 위해 두 트랜지스터를 서로 가깝게 배치해야 합니다.

위 그림(a)에서 두 개의 NPN 트랜지스터로 표시된 전류 미러 회로는 레귤레이팅 트랜지스터가 배터리의 양극에서 부하로 전류를 강제로 흐르게 하는("소싱" 전류) 대신, 부하에서 접지로 전류를 끌어오기 때문에 전류 싱킹("싱킹" 전류) 유형이라고도 합니다. 접지된 부하와 전류 소싱 미러 회로 를 원한다면 위 그림(b)과 같은 PNP 트랜지스터를 사용할 수 있습니다.

저항은 IC에서 제작할 수 있지만, 트랜지스터는 제작하는 것이 더 쉽습니다. IC 설계자는 부하 저항을 전류원으로 대체하여 일부 저항을 피할 수 있습니다. 개별 부품으로 구성된 연산 증폭기와 같은 회로는 트랜지스터 몇 개와 저항 여러 개를 갖습니다. 집적 회로 버전은 트랜지스터 몇 개와 저항 몇 개를 갖습니다. 아래 그림에서 하나의 전압 레퍼런스인 Q1은 여러 전류원(Q2, Q3, Q4)을 구동합니다. Q2와 Q3이 동일 면적 트랜지스터인 경우 부하 전류 I load는 동일합니다. 2·I 부하가 필요한 경우 Q2와 Q3을 병렬로 연결합니다. 더 나은 방법은 Q2의 두 배 면적을 가진 트랜지스터 하나를 제작하는 것입니다. 그러면 전류 I3은 I2의 두 배가 됩니다. 즉, 부하 전류는 트랜지스터 면적에 따라 달라집니다.

여러 개의 전류 미러는 단일(Q1 - Rbias) 전압 소스에서 종속될 수 있습니다.

여러 개의 전류 미러의 경우 트랜지스터 기호를 가로지르는 베이스 전압선을 그리는 것이 일반적입니다!또는 위 그림의 Q4의 경우 두 개의 전류원이 단일 트랜지스터 기호와 연관되어 있습니다.부하 저항은 대부분의 경우 존재하지 않는다는 사실을 강조하기 위해 거의 보이지 않게 그려졌습니다.부하는 종종 다른 (다중) 트랜지스터 회로, 예를 들어 차동 증폭기의 이미터 쌍, 예를 들어 "간단한 연산 증폭기" 8장의 Q3과 Q4입니다. 종종 트랜지스터의 컬렉터 부하는 저항이 아니라 전류 미러입니다. 예를 들어 , 8장의 Q4 컬렉터의 컬렉터 부하는 전류 미러(Q2)입니다.

여러 개의 컬렉터 출력을 가진 전류 미러의 예는 8장의 모델 741 연산 증폭기의 Q13을 참조하십시오 . Q13 전류 미러 출력은 Q15와 Q17의 컬렉터 부하로 저항을 대체합니다. 이러한 예를 통해 집적 회로에서 전류 미러가 저항보다 부하로 더 선호됨을 알 수 있습니다.

검토:

전류 미러는 부하 저항을 통해 전류를 조절하는 트랜지스터 회로이며, 조절 지점은 간단한 저항 조정을 통해 설정됩니다.
전류 미러 회로의 트랜지스터는 정밀한 동작을 위해 동일한 온도를 유지해야 합니다. 개별 트랜지스터를 사용하는 경우, 케이스를 서로 접착하여 이를 구현할 수 있습니다.
전류 미러 회로는 기본적으로 두 가지 종류로 나뉜다. 전류 싱킹 구성은 조절 트랜지스터가 부하를 접지에 연결하고, 전류 소싱 구성은 조절 트랜지스터가 부하를 DC 전원 공급 장치의 양극 단자에 연결한다.

증폭기 임피던스

전자김치 — Fri, 8 Aug 2025 13:55:54 +0900

입력 임피던스는 아래 그림에 표시된 회로 구성에 따라 상당히 달라집니다. 또한 바이어스에 따라서도 달라집니다. 여기서는 고려하지 않았지만, 입력 임피던스는 복소수이며 주파수에 따라 달라집니다. 공통 이미터와 공통 컬렉터의 경우, 입력 임피던스는 베이스 저항에 β를 곱한 값입니다. 베이스 저항은 트랜지스터 내부와 외부 모두에 존재할 수 있습니다.

공동수금자의 경우 :

R = βR E

공통 이미터 회로 의 경우 조금 더 복잡합니다 . 이미터 내부 저항 rEE를 알아야 합니다 .

이는 다음과 같이 주어집니다.

r EE = KT/I E m 여기서: K=1.38×10-23 와트 -초/ o C, 볼츠만 상수 T= 켈빈 온도 ≅300. I E = 이미터 전류 m = 실리콘의 경우 1~2로 변함 R E ≅ 0.026V/I E = 26mV/I E

따라서 공통 이미터 회로 Rin의 경우

린 = βr EE

예를 들어 a, β = 100, CE 구성의 입력 저항은 1 mA로 편향됩니다.

 r EE = 26mV/1mA = 26Ω Rin = βr EE = 100(26) = 2600Ω

또한, 공동수집자의 보다 정확한 Rin에는 Re'가 포함되어야 합니다.

린 = β(R E + r EE )

위의 방정식은 이미터 저항이 있는 공통 이미터 구성에도 적용할 수 있습니다.

공통 베이스 구성에 대한 입력 임피던스는 Rin = r EE 입니다 .

공통 컬렉터 구성의 높은 입력 임피던스는 고임피던스 소스에 매칭됩니다. 크리스털 또는 세라믹 마이크가 그러한 고임피던스 소스 중 하나입니다. 공통 베이스 배열은 RF(무선 주파수) 회로에서 저임피던스 소스(예: 50Ω 동축 케이블 피드)를 매칭하는 데 종종 사용됩니다. 중간 임피던스 소스의 경우 공통 이미터가 좋은 매칭이 됩니다. 다이내믹 마이크가 그 예입니다.

세 가지 기본 구성의 출력 임피던스는 아래 그림에 나와 있습니다. 공통 이미터 구성의 적당한 출력 임피던스는 일반적인 용도로 널리 사용됩니다. 공통 컬렉터 구성의 낮은 출력 임피던스는 임피던스 정합, 예를 들어 4옴 스피커에 대한 변압기 없는 정합에 유용하게 사용됩니다. 출력 임피던스에 대한 간단한 공식은 없는 듯합니다. 그러나 R. Victor Jones는 출력 저항에 대한 식을 개발했습니다. [RVJ]

GE 트랜지스터 매뉴얼, 그림 1.21에서 발췌한 증폭기 특성입니다.

피드백

전자김치 — Fri, 8 Aug 2025 13:55:26 +0900

증폭기의 출력 신호의 일부가 입력에 연결되어 증폭기가 출력 신호의 일부를 증폭하는 경우를 피드백 이라고 합니다 .

피드백 카테고리

피드백에는 긍정적 피드백 ( 재생적이 라고도 함 ) 과 부정적 피드백 ( 퇴행적이 라고도 함 ) 의 두 가지 유형이 있습니다 .

긍정적인 피드백

증폭기의 출력 전압 변화 방향을 강화하는 반면, 음의 피드백은 그 반대의 역할을 합니다.

피드백의 익숙한 예는 공공 주소("PA") 시스템에서 누군가가 마이크를 스피커에 너무 가까이 대면 발생합니다. 오디오 증폭기 시스템이 소음을 감지하고 증폭하기 때문에 고음의 "윙윙" 또는 "울부짖는" 소리가 발생합니다. 구체적으로 이는 양성 또는 재생성 피드백의 예입니다. 마이크에서 감지된 모든 소리가 스피커에서 증폭되어 더 큰 소리로 바뀌고, 다시 마이크에서 이 소리가 감지되는 과정이 반복됩니다. 결과적으로 소음은 시스템이 "포화"되어 더 이상 소리를 낼 수 없을 때까지 꾸준히 증가합니다.

PA 시스템 "하울링"과 같은 성가신 예를 들어, 증폭기 회로에 피드백이 어떤 이점을 줄 수 있는지 궁금할 수 있습니다. 증폭기 회로에 양(+)의 피드백이나 재생 피드백을 도입하면 발진이 발생하고 지속되는 경향이 있는데, 그 주파수는 출력에서 입력으로 피드백 신호를 처리하는 부품의 값에 따라 결정됩니다. 이는 DC 전원 공급 장치에서 AC를 생성하는 발진기 회로를 만드는 한 가지 방법입니다. 발진기는 매우 유용한 회로이므로 피드백은 우리에게 확실하고 실용적인 응용 분야를 가지고 있습니다.

부정적인 피드백

반면, 음의 피드백은 증폭기에 "감쇠" 효과를 줍니다. 출력 신호의 크기가 증가하면 피드백 신호는 증폭기 입력에 감소하는 영향을 미쳐 출력 신호의 변화에 저항합니다. 양의 피드백은 증폭기 회로를 불안정(진동) 지점으로 유도하는 반면, 음의 피드백은 반대 방향, 즉 안정 지점으로 유도합니다.

일정량의 음의 피드백을 갖춘 증폭기 회로는 안정성이 더 높을 뿐만 아니라 입력 파형의 왜곡도 적고 일반적으로 더 넓은 주파수 대역을 증폭할 수 있습니다. 이러한 장점의 대가(음의 피드백에는 단점이 있을 수밖에 없겠죠 ?)는 이득 감소입니다. 증폭기 출력 신호의 일부가 출력 변화에 대응하기 위해 입력으로 "피드백"되는 경우, 증폭기 출력을 이전과 동일한 진폭으로 구동하려면 더 큰 입력 신호 진폭이 필요합니다. 이는 이득 감소로 이어집니다. 그러나 안정성, 낮은 왜곡, 더 넓은 대역폭이라는 장점은 많은 애플리케이션에서 이득 감소라는 대가를 치를 만큼 가치가 있습니다.

아래 그림에서 시작하여 간단한 증폭기 회로를 살펴보고 여기에 음의 피드백을 도입하는 방법을 알아보겠습니다.

피드백이 없는 공통 에미터 증폭기.

여기에 표시된 증폭기 구성은 공통 이미터 증폭기 이며, R1과 R2로 구성된 저항 바이어스 회로가 있습니다. 커패시터는 Vinput을 증폭기에 연결하여 신호 소스에 R1/R2 분배 회로에 의해 DC 전압이 가해지지 않도록 합니다. 저항 R3은 전압 이득을 제어하는 역할을 합니다. 최대 전압 이득을 위해 R3을 생략할 수도 있지만, 이와 같은 베이스 저항은 공통 이미터 증폭기 회로에서 흔히 사용되므로 이 회로도에서는 그대로 두겠습니다.

모든 공통 이미터 증폭기와 마찬가지로, 이 증폭기는 증폭되는 입력 신호를 반전시킵니다 . 즉, 양의 입력 전압은 출력 전압을 감소시키거나 음의 방향으로 이동시키고, 그 반대의 경우도 마찬가지입니다.

오실로스코프 파형은 아래 그림과 같습니다.

공통 에미터 증폭기, 피드백 없음, 비교를 위한 기준 파형 포함.

출력은 입력 신호를 반전시키거나 거울상처럼 재현하기 때문에 아래 그림과 같이 트랜지스터의 출력(컬렉터) 와이어와 입력(베이스) 와이어를 연결하면 음의 피드백이 발생합니다.

음의 피드백, 컬렉터 피드백은 출력 신호를 감소시킵니다.

R1, R2, R3, 그리고 Rfeedback의 저항은 신호 혼합 네트워크 역할을 하여 트랜지스터 베이스에 나타나는 전압(접지 기준)이 입력 전압과 피드백 전압의 가중 평균이 되어, 트랜지스터로 입력되는 신호의 진폭이 감소합니다. 따라서 위 그림의 증폭기 회로는 전압 이득은 감소하지만 선형성(왜곡 감소)은 향상되고 대역폭은 증가합니다.

하지만 컬렉터와 베이스를 연결하는 저항이 이 증폭기 회로에 음의 피드백을 도입하는 유일한 방법은 아닙니다. 처음에는 이해하기 어렵지만, 또 다른 방법은 아래 그림과 같이 트랜지스터의 이미터 단자와 회로 접지 사이에 저항을 배치하는 것입니다.

방출기 피드백: 회로에 음의 피드백을 도입하는 다른 방법.

이 새로운 피드백 저항은 트랜지스터를 통과하는 이미터 전류에 비례하여 전압을 낮추는데, 이는 트랜지스터의 베이스-이미터 접합에 대한 입력 신호의 영향을 상쇄하는 방식으로 이루어집니다. 이미터-베이스 접합을 자세히 살펴보고 아래 그림에서 이 새로운 저항이 어떤 차이를 만드는지 살펴보겠습니다.

아래 그림(a)에서 피드백 저항이 이미터를 접지에 연결하지 않으면, 커플링 커패시터와 R1/R2/R3 저항 네트워크를 통과하는 입력 신호(Vinput)는 트랜지스터의 입력 전압(VB-E)으로 베이스-이미터 접합에 직접 인가됩니다. 다시 말해, 피드백 저항이 없으면 VB-E는 Vinput과 같습니다. 따라서 Vinput이 100mV 증가하면 VB-E도 100mV 증가합니다. 두 전압은 서로 같으므로 한쪽의 변화는 다른 쪽의 변화와 같습니다.

이제 아래 그림(b)에서 트랜지스터의 이미터 리드와 접지 사이에 저항기(Rfeedback)를 삽입한 효과를 고려해 보겠습니다.

(a) 피드백 없음 vs (b) 이미터 피드백. 컬렉터의 파형은 베이스에 대해 반전됩니다. (b)에서 이미터 파형은 베이스와 동상(이미터 팔로워)이고, 컬렉터와는 동상입니다. 따라서 이미터 신호는 컬렉터 출력 신호에서 차감됩니다.

Rfeedback 양단에서 강하된 전압이 VB-E에 더해져 Vinput과 같아지는 방식에 주목하세요. Vinput-VB-E 루프에 Rfeedback이 있으면 VB-E는 더 이상 Vinput과 같지 않습니다. Rfeedback은 이미터 전류에 비례하여 전압을 강하시키고, 이 이미터 전류는 베이스 전류에 의해 제어되며, 베이스 전류는 트랜지스터의 베이스-이미터 접합(VB-E)에서 강하된 전압에 의해 제어됩니다. 따라서 Vinput이 양의 방향으로 증가하면 VB-E가 증가하여 베이스 전류가 증가하고, 컬렉터(부하) 전류가 증가하고, 이미터 전류가 증가하여 Rfeedback에서 강하되는 피드백 전압이 증가합니다. 하지만 피드백 저항에서 전압 강하가 증가하면 Vinput에서 VB-E가 감소하여 실제 VB-E 전압 증가는 Vinput의 전압 증가보다 작아집니다. Vinput이 100mV 증가해도 VB-E는 100mV만큼 증가하지 않습니다. 두 전압이 서로 같지 않기 때문입니다.

결과적으로 입력 전압은 이전보다 트랜지스터에 대한 제어력이 떨어지고 증폭기의 전압 이득이 감소합니다. 이는 음의 피드백에서 예상했던 바와 같습니다.

실제 공통 이미터 회로에서 음의 피드백은 단순한 사치가 아니라 안정적인 동작을 위한 필수 요소입니다. 이상적인 환경에서는 음의 피드백이 없는 공통 이미터 트랜지스터 증폭기를 제작하고 작동시키면서 Vinput의 전체 진폭을 트랜지스터의 베이스-이미터 접합에 인가할 수 있습니다. 이렇게 하면 큰 전압 이득을 얻을 수 있습니다. 하지만 안타깝게도 베이스-이미터 전압과 베이스-이미터 전류의 관계는 "다이오드 방정식"에서 예측한 것처럼 온도에 따라 변합니다. 트랜지스터가 가열됨에 따라 주어진 전류에 대해 베이스-이미터 접합에서 발생하는 순방향 전압 강하가 줄어듭니다. 이는 R1/R2 전압 분배기 네트워크가 트랜지스터의 베이스를 통해 정확한 정지 전류를 공급하도록 설계되어 원하는 동작 유형(이 예에서는 증폭기가 클래스 A 모드로 작동하는 것을 보여주었습니다)에서 작동하도록 하기 때문에 문제가 됩니다. 트랜지스터의 전압/전류 관계가 온도에 따라 변하면 원하는 동작 유형에 필요한 DC 바이어스 전압의 크기도 변하게 됩니다. 뜨거운 트랜지스터는 동일한 바이어스 전압에 대해 더 많은 바이어스 전류를 소모하여 온도가 더욱 상승하고, 이로 인해 더 많은 바이어스 전류가 소모됩니다. 이러한 현상을 열 폭주 라고 합니다 .

그러나 공통 컬렉터 증폭기(아래 그림)는 열 폭주 현상이 발생하지 않습니다. 왜 그럴까요? 그 답은 바로 음의 되먹임과 관련이 있습니다.

공통 컬렉터(에미터 팔로워) 증폭기.

공통 컬렉터 증폭기 (위 그림)의 부하 저항은 위 그림(b)의 마지막 회로에서 Rfeedback 저항과 같은 위치, 즉 이미터와 접지 사이에 배치되어 있습니다. 즉, 트랜지스터의 베이스-이미터 접합에 인가되는 전압은 Vinput과 Voutput의 차이 뿐이며 , 이로 인해 매우 낮은 전압 이득(일반적으로 공통 컬렉터 증폭기의 경우 1에 가까움)이 발생합니다. 이 증폭기에서는 열 폭주가 불가능합니다. 트랜지스터의 발열로 인해 베이스 전류가 증가하면 이미터 전류도 증가하여 부하에 걸리는 전압이 더 많이 떨어지고, 이는 Vinput에서 차감되어 베이스와 이미터 사이에 떨어지는 전압 강하량을 줄입니다. 다시 말해, 부하 저항 배치로 인한 음의 피드백은 열 폭주 문제를 자체적으로 교정 합니다 . 전압 이득을 크게 줄이는 대신, 뛰어난 안정성과 열 폭주 내성을 얻게 됩니다.

공통 이미터 증폭기에서 이미터와 접지 사이에 "피드백" 저항을 추가하면 증폭기가 "이상적인" 공통 이미터처럼 동작하기보다는 공통 컬렉터처럼 동작하게 됩니다. 피드백 저항 값은 일반적으로 부하보다 훨씬 작아서 음의 피드백을 최소화하고 전압 이득을 상당히 높게 유지합니다.

공통 컬렉터 회로에서 명확히 드러나는 음의 되먹임의 또 다른 이점은 증폭기의 전압 이득이 트랜지스터의 특성에 덜 의존하게 된다는 것입니다. 공통 컬렉터 증폭기에서 전압 이득은 트랜지스터의 β와 관계없이 거의 1(1)과 같습니다. 이는 무엇보다도 공통 컬렉터 증폭기의 트랜지스터를 다른 β를 가진 트랜지스터로 교체해도 전압 이득에 큰 변화가 없음을 의미합니다. 공통 이미터 회로에서 전압 이득은 β에 크게 의존합니다. 공통 이미터 회로의 트랜지스터를 다른 β를 가진 다른 트랜지스터로 교체하면 증폭기의 전압 이득이 크게 변합니다. 음의 되먹임이 있는 공통 이미터 증폭기에서 전압 이득은 여전히 어느 정도 트랜지스터 β에 의존하지만 이전만큼 크지는 않아 트랜지스터 β의 변화에도 불구하고 회로의 예측 가능성이 높아집니다.

열 폭주를 방지하기 위해 공통 이미터 증폭기에 음의 피드백을 도입해야 한다는 사실은 만족스럽지 못한 해결책입니다. 증폭기의 본래 높은 전압 이득을 억제하지 않고도 열 폭주를 방지할 수 있을까요? 이 딜레마에 대한 양쪽의 장점을 모두 갖춘 해결책은 문제를 면밀히 살펴보면 찾을 수 있습니다. 열 폭주를 방지하기 위해 최소화해야 하는 전압 이득은 AC 전압 이득이 아니라 DC 전압 이득입니다. 결국 열 폭주를 유발하는 것은 AC 입력 신호가 아니라 특정 동작에 필요한 DC 바이어스 전압입니다. 즉, 트랜지스터(기본적으로 DC 소자)를 "속여" AC 신호를 증폭시키는 데 사용하는 정지 DC 신호입니다. 음의 피드백이 DC 신호로만 작동하도록 하는 방법을 알아낸다면, 공통 이미터 증폭기 회로에서 AC 전압 이득을 억제하지 않고도 DC 전압 이득을 억제할 수 있습니다. 즉, 출력에서 입력으로 반전된 DC 신호만 피드백하고 반전된 AC 신호는 피드백하지 않는 것입니다.

Rfeedback 이미터 저항은 부하 전류에 비례하는 전압을 떨어뜨려 음의 피드백을 제공합니다. 다시 말해, 이미터 전류 경로에 임피던스를 삽입하여 음의 피드백을 구현합니다. 교류가 아닌 직류만 피드백하려면, 직류에는 높고 교류에는 낮은 임피던스가 필요합니다. 어떤 회로가 직류에는 높은 임피던스를, 교류에는 낮은 임피던스를 나타낼까요? 바로 고역 통과 필터입니다!

아래 그림과 같이 피드백 저항과 병렬로 커패시터를 연결하면 , 필요한 상황, 즉 AC가 DC보다 방출기에서 접지로 가는 경로가 더 쉬워집니다.

Cbypass를 Rfeedback과 병렬로 추가하여 높은 AC 전압 이득을 재설정했습니다.

새로운 커패시터는 트랜지스터의 이미터에서 접지로 AC를 "우회"하여 입력으로 "피드백"하고 전압 이득을 억제하기 위해 이미터에서 접지로 상당한 AC 전압 강하가 발생하지 않도록 합니다. 반면 직류는 바이패스 커패시터를 통과할 수 없으므로 피드백 저항을 통과해야 합니다. 이 과정에서 이미터와 접지 사이에 DC 전압이 강하되어 DC 전압 이득이 낮아지고 증폭기의 DC 응답이 안정화되어 열 폭주가 방지됩니다. 이 커패시터(XC)의 리액턴스를 최대한 낮추기 위해 Cbypass의 크기를 비교적 크게 설정해야 합니다. 이 커패시터의 극성은 절대 변하지 않으므로 이 작업에 분극성(전해) 커패시터를 사용하는 것이 안전합니다.

음의 되먹임으로 인한 전압 이득 감소 문제에 대한 또 다른 접근법은 단일 트랜지스터 증폭기 대신 다단 증폭기를 사용하는 것입니다. 단일 트랜지스터의 감쇠된 이득이 해당 작업에 충분하지 않은 경우, 되먹임으로 인한 감소분을 보충하기 위해 두 개 이상의 트랜지스터를 사용할 수 있습니다. 아래 그림은 3단 공통 이미터 증폭기의 음의 되먹임을 보여주는 회로 예시입니다.

"홀수" 개의 직접 결합 공통 방출기 단계 주변의 피드백은 음의 피드백을 생성합니다.

최종 출력에서 입력까지의 피드백 경로는 단일 저항 Rfeedback을 통과합니다. 각 단은 공통 이미터 증폭기(즉, 반전)이므로, 입력에서 출력까지의 홀수 단은 출력 신호를 반전시킵니다. 피드백은 음(축퇴)이 됩니다. 세 개의 증폭기 단이 처음부터 높은 이득을 제공하기 때문에 전압 이득을 희생하지 않고도 비교적 많은 양의 피드백을 사용할 수 있습니다.

처음에는 이러한 설계 철학이 우아하지 못하고 오히려 역효과를 낳는 것처럼 보일 수 있습니다. 이는 음의 피드백 사용으로 발생하는 이득 손실을 극복하기 위한 다소 조잡한 방법이 아닐까요? 단순히 단을 추가하여 이득을 회복하는 것 말입니다. 음의 피드백으로 모든 이득을 감쇠시킬 거라면, 세 개의 트랜지스터 단을 사용하여 엄청난 전압 이득을 생성하는 것이 무슨 의미가 있겠습니까? 처음에는 명확하지 않을 수 있지만, 핵심은 회로 전체의 예측 가능성과 안정성을 높이는 것입니다. 세 개의 트랜지스터 단이 피드백 없이 임의로 높은 전압 이득(수만 배 이상)을 제공하도록 설계된다면, 음의 피드백을 추가하면 전체 전압 이득이 개별 단의 이득에 덜 의존하게 되고, Rfeedback/Rin의 단순 비율과 거의 같아집니다. 회로의 전압 이득이 클수록(피드백 없이), 피드백이 설정되면 전압 이득이 Rfeedback/Rin에 더 가까워집니다. 다시 말해, 이 회로의 전압 이득은 두 개의 저항 값에 의해 고정될 뿐, 그 이상은 아닙니다.

이는 전자 회로의 대량 생산에 있어 이점입니다. β 값이 크게 변하는 트랜지스터를 사용하여 예측 가능한 이득의 증폭기를 제작할 수 있다면 부품의 선택과 교체가 용이해집니다. 또한 온도 변화에 따른 증폭기 이득의 변화가 거의 없다는 것을 의미합니다. 음의 되먹임으로 "길들여진" 고이득 증폭기를 통한 안정적인 이득 제어 원리는 연산 증폭기 ( op-amp) 라고 불리는 전자 회로에서 거의 예술적인 수준으로 발전했습니다 . 이 책의 뒷부분에서 이러한 회로에 대해 더 자세히 알아볼 수 있습니다!

검토:

피드백은 증폭기의 출력을 입력에 결합하는 것입니다.
양(+ ) 또는 재생 피드백은 증폭기 회로를 불안정하게 만들어 발진(AC)을 발생시키는 경향이 있습니다. 이러한 발진의 주파수는 주로 피드백 네트워크의 구성 요소에 의해 결정됩니다.
음의 피드백 또는 퇴화 피드백은 증폭기 회로를 더 안정적으로 만들어 피드백이 없을 때보다 주어진 입력 신호에 대한 출력 변화가 적도록 하는 경향이 있습니다 . 이는 증폭기의 이득을 감소시키지만, 왜곡을 줄이고 대역폭(증폭기가 처리할 수 있는 주파수 범위)을 증가시키는 장점이 있습니다.
음의 피드백은 컬렉터를 베이스에 결합하거나 이미터와 접지 사이에 저항기를 삽입하여 공통 이미터 회로에 도입될 수 있습니다.
이미터-접지 "피드백" 저항기는 일반적으로 열 폭주 에 대한 예방 조치로 공통 이미터 회로에서 발견됩니다 .
음의 피드백은 증폭기 전압 이득을 저항 값에 더 많이 의존하게 하고 트랜지스터의 특성에는 덜 의존하게 만드는 장점이 있습니다.
공통 컬렉터 증폭기는 이미터와 접지 사이에 부하 저항이 배치되어 있어 음의 되먹임 현상이 큽니다. 이러한 되먹임 현상은 증폭기의 매우 안정적인 전압 이득과 열 폭주에 대한 내성을 가능하게 합니다.
열 폭주에 대한 면역성을 희생하지 않고도 공통 에미터 회로의 전압 이득을 재설정할 수 있습니다. 이는 에미터 "피드백 저항"과 병렬로 바이패스 커패시터를 연결함으로써 가능합니다.
증폭기의 전압 이득이 임의로 높을 경우(수만 배 이상), 음의 피드백을 사용하여 이득을 적절한 수준으로 낮추면 이득은 R feedback /R in 과 거의 같아집니다 . 피드백이 동작하는 동안 트랜지스터 β 또는 기타 내부 부품 값의 변화는 전압 이득에 거의 영향을 미치지 않으므로 안정적이고 설계가 쉬운 증폭기가 생성됩니다.

입력 및 출력 커플링

전자김치 — Fri, 8 Aug 2025 13:55:05 +0900

AC 신호원과 직렬로 배터리를 삽입하지 않고도 증폭기 입력 신호에 필요한 DC 바이어스 전압을 생성하는 과제를 해결하기 위해, DC 전원에 연결된 전압 분배기를 사용했습니다 . 이 전압 분배기를 AC 입력 신호와 함께 사용하기 위해, 고역 통과 필터 역할을 하는 커패시터를 통해 신호원을 분배기에 "결합"했습니다 . 이러한 필터링을 통해 AC 신호원의 낮은 임피던스는 전압 분배기 하단 저항에서 강하된 DC 전압을 "단락"시킬 수 없었습니다. 간단한 해결책이지만, 단점도 없지 않았습니다.

가장 분명한 것은 고역 통과 필터 커패시터를 사용하여 신호원을 증폭기에 결합하면 증폭기는 교류 신호만 증폭할 수 있다는 것입니다. 입력에 인가되는 안정적인 직류 전압은 전압 분배기 바이어스 전압이 입력원에서 차단되는 것과 마찬가지로 결합 커패시터에 의해 차단됩니다. 또한, 용량성 리액턴스는 주파수에 따라 달라지므로 저주파 교류 신호는 고주파 신호만큼 증폭되지 않습니다. 비정현파 신호는 커패시터가 신호의 각 구성 고조파에 대해 다르게 반응하기 때문에 왜곡되는 경향이 있습니다.

이에 대한 극단적인 예로는 아래 그림의 저주파 사각파 신호를 들 수 있습니다.

용량성 결합 저주파 사각파는 왜곡을 보입니다.

그런데, 아래 그림과 같이 오실로스코프 입력이 "AC 커플링" 모드로 설정된 경우에도 같은 문제가 발생합니다.

이 모드에서는 측정된 전압 신호와 직렬로 커플링 커패시터를 삽입하여 신호와 결합된 DC 전압으로 인해 표시되는 파형의 수직 오프셋을 제거합니다. 측정된 신호의 AC 성분이 상당히 높은 주파수이고 커패시터가 신호에 거의 임피던스를 제공하지 않는 경우에는 이 방법이 효과적입니다. 그러나 신호의 주파수가 낮거나 넓은 주파수 범위에 걸쳐 상당한 고조파가 포함된 경우, 오실로스코프의 파형 표시가 정확하지 않습니다.

저주파 신호는 아래 그림과 같이 오실로스코프를 "DC 커플링"으로 설정하여 볼 수 있습니다.

DC 결합을 사용하면 오실로스코프가 신호 발생기에서 나오는 사각파의 모양을 정확하게 표시합니다.

저주파: AC 결합의 경우, 결합 커패시터의 고역 통과 필터링으로 인해 사각파의 모양이 왜곡되어 실제 신호를 정확하게 표현하지 못하게 됩니다.

직접 결합

용량성 결합의 한계(위 그림 참조)가 허용될 수 없는 애플리케이션에서는 직접 결합이라는 또 다른 해결책을 사용할 수 있습니다 . 직접 결합은 저항을 대신하여 커패시터나 기타 주파수 의존성 결합 부품을 사용하지 않습니다. 아래 그림은 직접 결합 증폭기 회로를 보여줍니다.

직접 결합 증폭기: 스피커에 직접 결합.

입력 신호를 필터링하는 커패시터가 없으므로 이러한 결합 방식은 주파수 의존성을 나타내지 않습니다. DC 및 AC 신호는 모두 트랜지스터에 의해 동일한 이득으로 증폭됩니다(트랜지스터 자체가 특정 주파수를 다른 주파수보다 더 잘 증폭하는 경향이 있을 수 있지만, 이는 완전히 다른 주제입니다!).

직접 결합이 AC 신호뿐만 아니라 DC 신호에도 작동한다면, 왜 어떤 애플리케이션에든 용량성 결합을 사용해야 할까요? 한 가지 이유는 증폭될 신호에 자연스럽게 존재하는 원치 않는 DC 바이어스 전압을 피하기 위해서일 수 있습니다. 일부 AC 신호는 소스에서 직접 공급되는 제어되지 않는 DC 전압에 중첩될 수 있으며, 제어되지 않는 DC 전압은 안정적인 트랜지스터 바이어스를 불가능하게 만듭니다. 커플링 커패시터가 제공하는 고역 통과 필터링은 바이어스 문제를 방지하는 데 효과적입니다.

직접 결합 대신 용량성 결합을 사용하는 또 다른 이유는 신호 감쇠가 상대적으로 적기 때문입니다. 저항을 통한 직접 결합은 입력 신호를 감쇠시켜 트랜지스터의 베이스에 도달하는 신호의 일부만 감소시키는 단점이 있습니다. 많은 애플리케이션에서 신호 레벨이 트랜지스터를 "과구동"하여 차단 및 포화 상태로 만드는 것을 방지하기 위해 어느 정도 감쇠가 필요하므로, 결합 네트워크에 내재된 감쇠는 어쨌든 유용합니다. 그러나 일부 애플리케이션에서는 최대 전압 이득을 위해 입력 연결에서 트랜지스터의 베이스까지 신호 손실이 없어야 하며 , 바이어스를 위한 전압 분배기를 사용하는 직접 결합 방식만으로는 충분하지 않습니다.

지금까지 입력 신호를 증폭기에 결합하는 몇 가지 방법을 살펴보았지만 , 증폭기의 출력을 부하에 결합하는 문제는 다루지 않았습니다. 입력 결합을 설명하기 위해 사용된 예제 회로는 출력 결합과 관련된 문제를 설명하는 데 도움이 될 것입니다.

예시 회로에서 부하는 스피커입니다. 대부분의 스피커는 전자기적으로 설계되었습니다. 즉, 강력한 영구 자석장 내에 매달린 가벼운 전자석 코일에서 발생하는 힘을 이용하여 얇은 종이 또는 플라스틱 콘을 움직여 공기 중에 진동을 발생시키고, 우리 귀는 이를 소리로 인식합니다. 한쪽 극성의 전압을 인가하면 콘이 바깥쪽으로 움직이고, 반대 극성의 전압을 인가하면 콘이 안쪽으로 움직입니다. 콘의 자유로운 움직임을 최대한 활용하려면 스피커는 진정한 (바이어스가 없는) AC 전압을 받아야 합니다. 스피커 코일에 인가된 DC 바이어스는 콘을 자연스러운 중심 위치에서 오프셋시켜, 인가된 AC 전압으로 인해 콘이 과도한 움직임 없이 유지할 수 있는 왕복 운동을 제한합니다. 그러나 예시 회로에서는 스피커가 단방향으로만 전류를 전도할 수 있는 트랜지스터와 직렬로 연결되어 있기 때문에 스피커에 단 극성의 가변 전압만 인가합니다. 이는 고출력 오디오 증폭기에서는 허용되지 않습니다.

스피커를 컬렉터 전류의 DC 바이어스로부터 어떻게든 분리하여 AC 전압만 받도록 해야 합니다. 이를 위한 한 가지 방법은 아래 그림과 같이 트랜지스터 컬렉터 회로를 변압기를 통해 스피커에 연결하는 것입니다.

변압기 결합은 DC를 부하(스피커)로부터 분리합니다.

변압기의 2차측(스피커 측)에 유도되는 전압은 콜렉터 전류의 변화 에만 기인합니다 . 변압기의 상호 인덕턴스는 권선 전류의 변화 에만 작용하기 때문입니다 . 다시 말해, 콜렉터 전류 신호의 AC 부분만 2차측에 결합되어 스피커에 전원을 공급합니다. 스피커는 DC 바이어스 없이 단자에서 실제 교류 전류를 "볼" 수 있습니다.

변압기 출력 커플링은 작동하며, 맞춤형 권선비로 트랜지스터 회로와 스피커 코일 간의 임피던스 매칭을 제공할 수 있다는 추가적인 이점이 있습니다. 그러나 변압기는 특히 고전력 애플리케이션의 경우 크고 무거운 경향이 있습니다. 또한 오디오 애플리케이션에서 거의 항상 필요한 광범위한 주파수 신호를 처리하도록 변압기를 설계하는 것은 어렵습니다. 설상가상으로, 1차 권선을 통과하는 DC 전류는 코어의 한 극성에서만 자화를 증가시켜 변압기 코어가 한 AC 극성 사이클에서 다른 사이클보다 더 쉽게 포화되는 경향이 있습니다. 이 문제는 스피커를 트랜지스터에 직렬로 직접 연결하는 경우와 유사합니다. DC 바이어스 전류는 시스템이 왜곡 없이 처리할 수 있는 출력 신호 진폭을 제한하는 경향이 있습니다. 그러나 일반적으로 변압기는 스피커보다 훨씬 더 많은 DC 바이어스 전류를 문제없이 처리하도록 설계할 수 있으므로 대부분의 경우 변압기 커플링은 여전히 실행 가능한 솔루션입니다. 변압기 커플링 의 예로 Q4와 스피커 사이의 커플링 변압기 ( Regency TR1, 9장)를 참조하십시오.

출력 신호의 DC 바이어스로부터 스피커를 분리하는 또 다른 방법은 회로를 약간 변경하고 입력 신호를 증폭기에 결합하는 것과 비슷한 방식으로 결합 커패시터를 사용하는 것입니다(아래 그림 참조).

커패시터 결합은 DC를 부하로부터 분리합니다.

위 그림의 회로는 트랜지스터 컬렉터가 저항을 통해 배터리에 연결된 일반적인 공통 이미터 증폭기와 유사합니다. 커패시터는 고역 통과 필터 역할을 하여 대부분의 AC 전압을 스피커로 전달하는 동시에 모든 DC 전압을 차단합니다. 다시 말해, 이 커플링 커패시터의 값은 예상 신호 주파수에서 임피던스가 임의로 낮아지도록 선택됩니다.

변압기 나 커패시터를 통해 증폭기 출력에서 DC 전압을 차단하는 것은 증폭기를 부하에 연결할 때뿐만 아니라 한 증폭기를 다른 증폭기에 연결할 때도 유용합니다. "단계식" 증폭기는 아래 그림과 같이 단일 트랜지스터를 사용하는 것보다 더 높은 전력 이득을 얻기 위해 종종 사용됩니다.

커패시터 결합 3단계 공통 에미터 증폭기.

각 단을 다음 단에 직접 연결하는 것은 가능하지만(커패시터 대신 저항을 통해), 이 경우 전체 증폭기가 첫 번째 단의 DC 바이어스 전압 변화에 매우 민감해집니다. 첫 번째 단의 DC 전압이 마지막 단까지 AC 신호와 함께 증폭되기 때문입니다. 즉, 첫 번째 단의 바이어스는 두 번째 단의 바이어스에 영향을 미치고, 이런 식으로 계속됩니다. 그러나 위 그림과 같이 단들이 용량성 결합된 경우, 한 단의 바이어스는 다음 단의 바이어스에 영향을 미치지 않습니다. DC 전압이 다음 단으로 전달되는 것이 차단되기 때문입니다.

증폭기 단 간의 변압기 결합도 가능하지만, 앞서 언급한 변압기 고유의 몇 가지 문제로 인해 발생 빈도는 낮습니다. 이 규칙의 주목할 만한 예외는 소형 결합 변압기를 사용하는 무선 주파수 증폭기(아래 그림)입니다. 이 증폭기는 공심(포화 효과에 대한 면역성을 제공)을 가지고 있으며, 공진 회로의 일부로 원치 않는 고조파가 다음 단으로 전달되는 것을 차단합니다. 공진 회로를 사용할 때는 신호 주파수가 일정하게 유지된다고 가정하는데, 이는 무선 회로의 일반적인 특성입니다. 또한, LC 탱크 회로 의 "플라이휠" 효과 덕분 에 고효율을 위한 클래스 C 동작이 가능합니다.

3단계 튜닝된 RF 증폭기는 변압기 결합을 보여줍니다.

트랜지스터 Q1, Q2, Q3, Q4 사이의 변압기 결합에 주목하십시오( Regency TR1, 9장 ). 점선 상자 안의 세 개의 중간 주파수(IF) 변압기는 IF 신호를 다음 트랜지스터 IF 증폭기의 컬렉터에서 베이스로 결합합니다. 하지만 중간 주파수 증폭기는 안테나 RF 입력과는 다른 주파수를 사용하는 RF 증폭기입니다.

이 모든 것을 말씀드렸지만, 다단 트랜지스터 증폭기 회로 내에서 직접 결합을 사용할 수 있다는 점을 언급해야 합니다. 증폭기가 DC 신호를 처리해야 하는 경우, 이것이 유일한 대안 입니다 .

전자공학에서 집적 회로가 널리 사용되는 추세는 변압기나 커패시터 결합 대신 직접 결합을 사용하도록 장려했습니다. 쉽게 제조할 수 있는 집적 회로 부품은 트랜지스터뿐입니다. 중간 품질의 저항도 생산할 수 있습니다. 하지만 트랜지스터가 선호됩니다. 수십 pF의 집적 커패시터만 가능합니다. 큰 커패시터는 적분할 수 없습니다. 필요한 경우 외부 부품을 사용할 수 있습니다. 변압기도 마찬가지입니다. 집적 트랜지스터는 저렴하므로 문제가 되는 커패시터와 변압기를 가능한 한 많은 트랜지스터로 대체합니다. 가능한 한 많은 직접 결합 이득을 외부 결합 부품 사이의 IC에 설계합니다. 외부 커패시터와 변압기가 사용되지만 가능하면 설계에서 제외합니다. 결과적으로 현대 IC 라디오( 9장의 "IC 라디오" 참조)는 원래의 4트랜지스터 라디오인 Regency TR1( 9장 ) 과는 전혀 다릅니다 .

개별 트랜지스터조차도 변압기에 비해 저렴합니다. 부피가 큰 오디오 변압기는 트랜지스터로 대체할 수 있습니다. 예를 들어, 공통 컬렉터(이미터 팔로워) 구성은 스피커와 같은 낮은 출력 임피던스를 임피던스 매칭할 수 있습니다. 또한, 대용량 커플링 커패시터를 트랜지스터 회로로 대체할 수도 있습니다.

우리는 여전히 변압기 결합 오디오 증폭기를 이용한 텍스트를 예시로 들고 싶습니다. 회로는 간단하고, 부품 수도 적습니다. 게다가, 이것들은 좋은 입문 회로이고 이해하기 쉽습니다.

아래 그림(a)의 회로는 변압기 결합 푸시풀 오디오 증폭기를 단순화한 것입니다. 푸시풀 방식에서 트랜지스터 쌍은 입력 신호의 양(+) 및 음(-) 부분을 교대로 증폭합니다. 두 트랜지스터 모두 신호가 없는 입력에서는 도통하지 않습니다. 양의 입력 신호는 변압기 2차측 상단에서 양(+)이 되어 상단 트랜지스터를 도통시킵니다. 음의 입력은 2차측 하단에서 양의 신호를 발생시켜 하단 트랜지스터를 도통시킵니다. 따라서 트랜지스터는 신호의 절반을 번갈아 증폭합니다. 아래 그림 (a)의 두 트랜지스터 모두 0.7Vpeak 미만의 입력에서는 도통하지 않습니다. 실제 회로에서는 2차측 중앙 탭을 접지 대신 0.7V(또는 그 이상) 저항 분배기에 연결하여 두 트랜지스터를 진정한 클래스 B로 바이어스합니다.

(a) 변압기 결합 푸시풀 증폭기. (b) 직접 결합 보완 쌍 증폭기는 변압기를 트랜지스터로 대체합니다.

위 그림(b)의 회로는 변압기 기능을 트랜지스터로 대체한 최신 버전입니다. 트랜지스터 Q1과 Q2는 공통 이미터 증폭기로, 베이스에서 컬렉터로 신호를 이득을 가지고 반전합니다. 트랜지스터 Q3과 Q4는 NPN 및 PNP 트랜지스터가 파형의 교대로 절반(각각 양(+) 및 음(-))을 증폭하기 때문에 상보쌍으로 알려져 있습니다. (a)에서 베이스를 병렬로 연결하면 입력 변압기 없이 위상 분할이 가능합니다. 스피커는 Q3과 Q4의 이미터 부하입니다. NPN 및 PNP 트랜지스터의 이미터를 병렬로 연결하면 (a)에서 중앙 탭 출력 변압기가 필요 없습니다. 이미터 팔로워의 낮은 출력 임피던스는 스피커의 낮은 8Ω 임피던스를 이전 공통 이미터 단에 매칭하는 역할을 합니다. 따라서 저렴한 트랜지스터가 변압기를 대체합니다. 전체 회로는 "직접 결합 상보 대칭 3W 오디오 증폭기", C h 9 를 참조하십시오.

검토:

용량성 결합은 증폭기 입력단에서 고역 통과 필터처럼 작용합니다. 이는 낮은 신호 주파수에서 증폭기의 전압 이득을 감소시키는 경향이 있습니다. 용량성 결합 증폭기는 DC 입력 신호에 거의 반응하지 않습니다.
직렬 커패시터 대신 직렬 저항을 직접 결합하면 주파수에 따라 달라지는 이득 문제를 피할 수 있지만, 입력 신호를 감쇠시켜 모든 신호 주파수에 대한 증폭기 이득을 줄이는 단점이 있습니다.
변압기와 커패시터는 증폭기의 출력을 부하에 연결하여 DC 전압이 부하에 도달하지 않도록 하는 데 사용될 수 있습니다.
다단 증폭기는 종종 단계 간의 용량성 결합을 활용하여 한 단계의 바이어스가 다른 단계의 바이어스에 영향을 미치는 문제를 제거합니다.