증폭기의 입력 임피던스! 냥냥김치@ Amplifier Input Impedance? KingChi saksak

 

 증폭기의 입력 임피던스

증폭기의 입력 임피던스는 증폭기 입력 단자를 살펴보는 전류 및 전압과 관련된 입력 특성을 정의합니다.

입력 임피던스 ( Z IN 또는 입력 저항 이라고도 함)는 트랜지스터 증폭기 설계에서 중요한 매개변수이므로 증폭기의 유효 입력 및 출력 임피던스는 물론 전력 및 전류 정격에 따라 특성을 지정할 수 있습니다.

증폭기 임피던스 값은 특히 증폭 회로를 통한 신호 왜곡을 최소화하기 위해 개별 증폭기 스테이지를 차례로 계단식으로 연결할 때 회로 분석에 특히 중요합니다.

증폭기의 입력 임피던스는 증폭기 의 입력을 구동하는 소스에 의해 "보이는" 입력 임피던스입니다. 너무 낮으면 이전 단계에 부정적인 로딩 효과가 있을 수 있으며 해당 단계의 주파수 응답 및 출력 신호 레벨에 영향을 미칠 수 있습니다. 그러나 대부분의 응용 분야에서 공통 이미터 및 공통 컬렉터 증폭기 회로는 일반적으로 높은 입력 임피던스를 갖습니다.

공통 컬렉터 증폭기 회로와 같은 일부 유형의 증폭기 설계는 설계 특성상 자동으로 높은 입력 임피던스와 낮은 출력 임피던스를 갖습니다.

 

증폭기는 높은 입력 임피던스, 낮은 출력 임피던스 및 사실상 모든 임의 이득을 가질 수 있지만 증폭기 입력 임피던스가 원하는 것보다 낮은 경우 이전 단계의 출력 임피던스를 조정하여 보상할 수 있으며 이것이 불가능할 경우 증폭기 단계를 버퍼링할 수 있습니다. 필요할 수 있습니다.

 증폭기 회로에는  전압 증폭( Av ) 외에도  전류 증폭( Ai  )도 있어야 합니다. 전력 증폭(  Ap  )은 증폭기 회로에서도 기대할 수 있습니다.

그러나 이 세 가지 중요한 특성을 갖는 것 외에도 증폭기 회로는 높은 입력 임피던스(  Z IN  ), 낮은 출력 임피던스(  Z OUT  ) 및 어느 정도의 대역폭(  Bw  )과 같은 다른 특성도 가져야 합니다. 어느 쪽이든 "완벽한" 증폭기는 무한한 입력 임피던스와 0의 출력 임피던스를 갖습니다.

입력 및 출력 임피던스

 

여러 면에서 증폭기는 그림과 같이 2개의 입력 단자와 2개의 출력 단자가 있는 일종의 "블랙박스"로 생각할 수 있습니다. 이 아이디어는 증폭기의 DC 설정점과 작동 매개변수를 찾는 데 사용할 수 있는 트랜지스터의 간단한 h-파라미터 모델을 제공합니다. 실제로 단자 중 하나는 접지 또는 0V를 나타내는 입력과 출력 사이에 공통입니다.

외부에서 보면 이 단자에는 입력 임피던스 Z IN 과 출력 임피던스 Z OUT 이 있습니다 . 증폭기의 입력 및 출력 임피던스는 이러한 단자에 들어오거나 나가는 전류에 대한 전압의 비율입니다. 입력 임피던스는 증폭기에 공급되는 소스 공급 장치에 따라 달라질 수 있으며, 출력 임피던스는 출력 단자의 부하 임피던스 R L 에 따라 달라질 수도 있습니다.

증폭되는 입력 신호는 일반적으로 소스에 대한 부하 Z를 나타내는 증폭기 회로의 교류(AC)입니다 . 증폭기의 입력 임피던스는 바이폴라 기반 트랜지스터 회로의 경우 최대 수백만 옴까지 수십 옴 (옴 Ω )에서 수천 옴까지(킬로옴 kΩ ), FET 기반 트랜지스터 회로의 경우 (메가 옴 MΩ )일 수 있습니다. .

신호 소스와 부하가 증폭기에 연결되면 증폭기 회로의 해당 전기적 특성이 그림과 같이 모델링될 수 있습니다.

출력 및 입력 임피던스 모델

여기서 V S 는 신호 전압, R S 는 신호 소스의 내부 저항, R L 은 출력 양단에 연결된 부하 저항입니다. 증폭기가 소스와 부하에 어떻게 연결되어 있는지 살펴봄으로써 이 아이디어를 더욱 확장할 수 있습니다.

증폭기가 신호 소스에 연결되면 소스는 증폭기의 입력 임피던스 Zin을 부하로 "인식"합니다. 마찬가지로, 입력 전압 Vin은 증폭기가 입력 임피던스 Zin 에서 보는 전압입니다 . 그러면 증폭기 입력은 그림과 같이 간단한 전압 분배기 회로로 모델링될 수 있습니다.

증폭기 입력 회로 모델

증폭기의 출력 임피던스에도 동일한 아이디어가 적용됩니다. 부하 저항 R L 이 증폭기의 출력에 연결되면 증폭기는 부하에 전원을 공급하는 소스가 됩니다. 따라서 출력 전압과 임피던스는 그림과 같이 자동으로 부하에 대한 소스 전압과 소스 임피던스가 됩니다.

 

증폭기 출력 회로 모델

그러면 증폭기의 입력 및 출력 특성이 모두 간단한 전압 분배기 네트워크로 모델링될 수 있음을 알 수 있습니다. 증폭기 자체는 공통 이미터 (이미터 접지), 공통 컬렉터 (이미터 팔로워) 또는 공통 베이스 구성에 연결할 수 있습니다. 이 튜토리얼에서는 이전에 본 공통 이미터 구성에 연결된 바이폴라 트랜지스터를 살펴보겠습니다.

공통 이미터 증폭기

소위 고전적인 공통 이미터 구성은 전위 분배기 네트워크를 사용하여 트랜지스터 베이스를 바이어스합니다. 전원 공급 장치 Vcc 와 바이어싱 저항기는 순방향 활성 모드에서 전도되도록 트랜지스터 작동 지점을 설정합니다.

베이스로 신호 전류가 흐르지 않으면 컬렉터 전류가 흐르지 않으며(트랜지스터가 차단됨) 컬렉터의 전압은 공급 전압 Vcc 와 동일합니다 . 베이스로의 신호 전류는 콜렉터 저항에 전류가 흐르게 하고, Rc는 전압 강하를 발생시켜 콜렉터 전압을 떨어뜨립니다.

그러면 컬렉터 전압의 변화 방향이 베이스의 변화 방향과 반대가 됩니다. 즉, 극성이 반대가 됩니다. 따라서 공통 이미터 구성은 출력 양단의 부하를 나타내는 저항 R L 과 같이 컬렉터 양단의 출력 전압을 취하여 큰 전압 증폭과 잘 정의된 DC 전압 레벨을 생성합니다 .

단일 스테이지 공통 이미터 증폭기

이제 우리는 트랜지스터가 정지점 또는 Q점이라고 불리는 선형 활성 영역의 중간에서 작동하는 데 필요한 저항기의 값을 계산할 수 있기를 바랍니다. 위의 회로를 사용하여 증폭기의 입력 임피던스를 찾을 수 있습니다.

먼저 트랜지스터의 작동 지점을 정의하기 위해 위의 단일 스테이지 공통 이미터 증폭기 회로에 대한 몇 가지 간단한 가정을 만들어 보겠습니다. 이미터 저항기의 전압 강하 V RE  = 1.5V , 대기 전류 I Q  = 1mA , NPN 트랜지스터의 전류 이득(베타)은 100(  β = 100  ), 코너 또는 중단점 주파수는 증폭기는 다음과 같이 주어진다: § -3dB  = 40Hz .

입력 신호가 없는 대기 전류가 트랜지스터의 컬렉터와 이미터를 통해 흐르므로 다음과 같이 말할 수 있습니다. I C  = I E  = I Q  = 1mA . 따라서 옴스 법칙을 사용하면 다음과 같습니다.

트랜지스터가 완전히 ON(포화)으로 전환되면 컬렉터 저항기의 전압 강하 Rc는 Vcc – V RE 의 절반이 되어 출력 클리핑 없이 중심점 주위의 피크 간 최대 출력 신호 스윙을 허용합니다. 신호.

증폭기의 DC 무신호 전압 이득은 –R C / RE 에서 찾을 수 있습니다 . 또한 출력 신호가 원래 입력 신호에 대해 반전되었기 때문에 전압 이득 값이 음수라는 점에 유의하십시오.

NPN 트랜지스터가 순방향 바이어스됨에 따라 베이스-이미터 접합은 순방향 바이어스 다이오드처럼 작동하므로 베이스는 이미터 전압(Ve + 0.7V)보다 0.7V 더 양이 됩니다. 따라서 베이스 저항 R2 의 전압은 다음과 같습니다 .

두 개의 바이어스 저항이 이미 제공된 경우 다음 표준 전압 분배기 공식을 사용하여 R2 의 기본 전압 Vb를 찾을 수도 있습니다 .

제공된 정보에 따르면 대기 전류는 1mA입니다. 따라서 트랜지스터는 12V 공급 Vcc 에 걸쳐 1mA의 콜렉터 전류로 바이어스됩니다 . 이 컬렉터 전류는 Ic = β*Ib 처럼 베이스 전류에 비례합니다 . 트랜지스터의 DC 전류 이득 베타(  β  )를 100으로 지정하면 트랜지스터에 흐르는 베이스 전류는 다음과 같습니다.

R1 과 R2 의 전압 분배기 네트워크로 구성된 DC 바이어스 회로는 DC 동작점을 설정합니다. 기본 전압은 이전에 2.2V로 계산되었으므로 12V 공급 장치 Vcc 에 걸쳐 이 전압 값을 생성하려면 R1 과 R2 의 적절한 비율을 설정해야 합니다 .

일반적으로 공통 이미터 증폭기 회로의 표준 전압 분배기 DC 바이어싱 네트워크의 경우 하부 저항을 통해 흐르는 전류 R2 는 베이스로 흐르는 DC 전류보다 10배 더 큽니다. 그런 다음 저항 값 R2는 다음과 같이 계산할 수 있습니다.

저항 R1 에서 강하되는 전압은 공급 전압에서 기본 바이어스 전압을 뺀 값이 됩니다. 또한 저항 R2가 베이스 전류의 10배를 전달하는 경우 직렬 체인의 상위 저항 R1은 R2 의 전류 와 트랜지스터의 실제 베이스 전류 Ib 를 더한 전류를 전달해야 합니다 . 즉, 그림과 같이 베이스 전류의 11배입니다.

공통 이미터 증폭기의 경우 이미터 바이패스 커패시터의 리액턴스 Xc는 일반적으로 차단 주파수 지점에서 이미 터 저항 RE 값의 1/10(1/10)입니다 .

증폭기 사양에서는 40Hz의 -3dB 코너 주파수를 제공하고 커패시터 CE 값 은 다음 과 같이 계산됩니다.

이제 위의 공통 이미터 증폭기 회로에 대해 설정된 값을 얻었으며 이제 증폭기의 입력 및 출력 임피던스와 커플링 커패시터 C1 및 C2 의 값을 계산할 수 있습니다 .

기본 이미터 증폭기 모델

모든 회로의 입력 임피던스에 대한 일반화된 공식은 Z IN  = V IN /I IN 입니다 . DC 바이어스 회로는 트랜지스터의 DC 작동 "Q" 지점을 설정합니다. 입력 커패시터 C1은 개방 회로로 작동하므로 외부에서 인가되는 DC 전압을 차단합니다.

DC(0Hz)에서 회로의 입력 임피던스( Z IN )는 매우 높습니다. 그러나 AC 신호가 입력에 적용되면 커패시터가 고주파수에서 단락 회로로 작용하고 AC 입력 신호를 통과시키므로 회로의 특성이 변경됩니다.

베이스를 들여다보는 증폭기의 AC 입력 임피던스에 대한 일반화된 공식은 Z IN  = R EQ ||β(R E + re) 로 제공됩니다 . 여기서 R EQ 는 베이스를 가로지르는 바이어싱 네트워크의 접지(0v)에 대한 등가 저항이고 re 는 순방향 바이어스 이미터 레이어의 내부 신호 저항입니다.

그런 다음 Vcc가 AC 신호에 대한 단락으로 나타나기 때문에 12V 전원 공급 장치인 Vcc를 접지 로 단락시키면 위의 공통 이미터 회로를 다음과 같이 다시 그릴 수 있습니다.

증폭기 회로 모델

그런 다음 공급 전압이 단락되면 트랜지스터 전체에 병렬로 연결된 여러 저항이 있음을 알 수 있습니다. 트랜지스터 증폭기의 입력 측만 취하고 커패시터 C1을 AC 신호에 대한 단락 회로로 처리함으로써 위 회로를 다시 그려 증폭기의 입력 임피던스를 다음과 같이 정의할 수 있습니다.

증폭기의 입력 임피던스

이전 공통 이미터 증폭기 튜토리얼에서 이미터 레이어의 내부 신호 저항은 25mV ¼ Ie 의 곱과 동일하며 이 25mV 값은 내부 전압 강하이고 I E  = I Q 라고 말했습니다 . 그런 다음 증폭기 회로의 경우 이미 터 다이오드의 등가 AC 저항 값 re는 다음과 같이 제공됩니다.

이미터 다리 신호 저항

여기서 re는 이미터와 직렬로 연결된 작은 내부 저항을 나타냅니다. Ic/Ib = β 이므로 트랜지스터 베이스 임피던스의 값은 β*re 와 같습니다 .

바이패스 커패시터 C E가 증폭기 설계에 포함되지 않은 경우 값은 다음과 같습니다. β(R E + re) 증폭기의 입력 임피던스가 크게 증가합니다.

예시 바이패스 커패시터 CE 에는 CE 가 포함되어 있으므로 공통 이미터 증폭기의 입력 임피던스 Z IN 은 증폭기를 구동하는 AC 소스에 의해 "표시되는" 입력 임피던스이며 다음과 같이 계산됩니다.

입력 임피던스 방정식

이 2.2kΩ 은 앰프의 입력 단자를 들여다보는 입력 임피던스입니다. 소스 신호의 임피던스 값이 알려져 있고 위의 간단한 예에서 이 값이 1kΩ 으로 제공되면 필요한 경우 이 값을 Z IN 과 더하거나 합산할 수 있습니다 .

그러나 우리 회로에 바이패스 커패시터, C E가 연결되어 있지 않다고 잠시 가정해 보겠습니다 . 그것이 없으면 증폭기의 입력 임피던스는 어떻게 될까요? 방정식의 β(R E + re) 부분 에 RE 를 추가하는 것을 제외하면 방정식은 여전히 ​​동일합니다. 왜냐하면 저항이 고주파수에서 더 이상 단락되지 않기 때문입니다. 그러면 CE 가 없는 증폭기 회로의 바이패스되지 않은 입력 임피던스는 다음과 같습니다.

바이패스 커패시터가 없는 입력 임피던스

그런 다음 이미터 레그 바이패스 커패시터를 포함하면 회로의 입력 임피던스에 큰 차이가 있다는 것을 알 수 있습니다. 임피던스가 이 커패시터가 없는 경우 15.8kΩ 에서 예제 회로에서는 2.2kΩ 으로 낮아지기 때문입니다. 나중에 이 바이패스 커패시터 CE 를 추가하면 증폭기 이득도 증가한다는 것을 알 수 있습니다.

증폭기의 입력 임피던스를 찾기 위한 계산에서는 회로의 커패시터가 AC 신호 전류에 대해 0 임피던스( Xc = 0 )를 갖고 DC 바이어스 전류에 대해 무한 임피던스( Xc = )를 갖는다고 가정했습니다.

이제 증폭기 회로의 바이패스된 입력 임피던스를 알았으므로 이 값 2.2kΩ을 사용하여 이전에 40Hz로 주어진 지정된 차단 주파수 지점에 필요한 입력 커플링 커패시터 C1 의 값을 찾을 수 있습니다. 그러므로:

입력 커플링 커패시터 방정식

이제 위의 단일 스테이지 공통 이미터 증폭기 회로의 입력 임피던스 값을 얻었으므로 유사한 방식으로 증폭기의 출력 임피던스에 대한 표현식도 얻을 수 있습니다.

증폭기의 출력 임피던스

증폭기의 출력 임피던스는 입력이 0일 때 부하가 증폭기를 "뒤돌아 보는" 것을 보는 임피던스(또는 저항)로 생각할 수 있습니다. 입력 임피던스에 대해 했던 것과 동일한 원리를 사용하여 출력 임피던스에 대한 일반화된 공식은 다음과 같이 주어질 수 있습니다. Z OUT  = V CE / IC .

그러나 콜렉터 저항 RC 에 흐르는 신호 전류는 두 저항이 Vcc 에 걸쳐 직렬로 연결되어 있기 때문에 부하 저항 R L 에도 흐릅니다 . 그런 다음 다시 트랜지스터 증폭기의 출력 측만 취하고 출력 커플링 커패시터 C2를 AC 신호에 대한 단락 회로로 처리함으로써 위 회로를 다시 그려 증폭기의 출력 임피던스를 다음과 같이 정의할 수 있습니다.

증폭기의 출력 임피던스

그런 다음 증폭기 출력 임피던스는 R L 과 병렬로 RC와 동일 하며 출력 저항은 다음과 같습니다 .

출력 임피던스 방정식

이 833Ω 값은 부하 저항이 트랜지스터에 걸쳐 연결되어 있다는 사실에 따른 것입니다. R L이 생략 되면 증폭기의 출력 임피던스는 컬렉터 저항 RC 와 동일해집니다 .

이제 위의 증폭기 회로의 출력 임피던스 값을 얻었으므로 이전과 같이 40Hz 차단 주파수 지점에서 출력 커플링 커패시터 C2 의 값을 계산할 수 있습니다.

출력 커플링 커패시터 방정식

마찬가지로 커플링 커패시터 C2 의 값은 부하 저항 R L 을 포함하거나 포함하지 않고 계산할 수 있습니다 .

공통 이미터 전압 이득

공통 이미터 회로의 전압 이득은 Av = R OUT /R EMITTER 로 제공됩니다. 여기서 R OUT은 컬렉터 레그에 표시되는 출력 임피던스를 나타내고 R EMITTER 는 바이패스 유무에 관계없이 이미터 레그의 등가 저항과 같습니다. 커패시터가 연결되었습니다.

바이패스 커패시터 C E 가 연결되지 않은 경우 ( R ​​E + re ).

바이패스 커패시터 CE 가 연결된 경우 ( re )만 가능합니다.

그런 다음 증폭기 설계에 바이패스 커패시터를 포함하면 공통 이미터 회로의 전압 이득 Av가 0.5에서 33으로 크게 변경된다는 것을 알 수 있습니다. 또한 공통 이미터 이득은 다음과 같은 경우 무한대로 가지 않는다는 것을 보여줍니다. 외부 이미터 저항은 고주파수에서 바이패스 커패시터에 의해 단락되지만 대신 이득은 R OUT /re 의 유한 값으로 이동합니다 .

또한 게인이 증가함에 따라 입력 임피던스가 15.8kΩ 에서 2.2kΩ 으로 감소하는 것을 확인했습니다 . 전압 이득의 증가는 입력 임피던스가 낮아지는 대신 대부분의 증폭기 회로에서 이점으로 간주될 수 있습니다.

입력 임피던스 요약

이 튜토리얼에서 우리는 공급 전압을 단락시키고 전압 분배기 바이어싱 회로를 병렬 저항기로 처리하여 공통 이미터 증폭기의 입력 임피던스를 찾을 수 있음을 확인했습니다. 분배기 네트워크( R1||R2 )를 통해 "보이는" 임피던스는 일반적으로 AC 입력 신호가 트랜지스터 베이스의 바이어스를 변경하므로 트랜지스터 베이스, β(R E + re)를 직접 들여다보는 임피던스보다 훨씬 적습니다. 트랜지스터를 통한 전류 흐름을 제어하는 ​​트랜지스터.

트랜지스터를 바이어스하는 방법에는 여러 가지가 있습니다. 따라서 각각 고유한 입력 임피던스 방정식과 값을 갖는 실용적인 단일 트랜지스터 증폭기 회로가 많이 있습니다. 전체 스테이지의 입력 임피던스와 소스 임피던스가 필요한 경우 기본 바이어스 저항과 직렬인 Rs ( Rs + R1||R2 ) 도 고려해야 합니다 .

공통 이미터 스테이지의 출력 임피던스는 부하 저항( R C || R L ) 과 병렬로 연결된 컬렉터 저항과 동일합니다. 그렇지 않으면 R C 입니다 . 증폭기의 전압 이득 Av는 R C /R E 에 따라 달라집니다 .

이미터 바이패스 커패시터 CE 는 고주파수에서 이미 터 저항 R E 를 단락시켜 이미터 레그 회로에 신호 이미터 저항 re 만 남겨 이미터 접지에 대한 AC 경로를 제공할 수 있습니다 .

이로 인해 신호 주파수가 증가함에 따라 증폭기의 전압 이득이 0.5에서 33으로 증가합니다. 그러나 이는 그림과 같이 증폭기 입력 임피던스 값을 18.5kΩ에서 2.2kΩ으로 낮추는 효과도 있습니다.

이 바이패스 커패시터가 제거되면 증폭기 전압 이득 Av는 감소하고 Z IN은 증가합니다. 고정된 양의 이득 및 입력 임피던스를 유지하는 한 가지 방법은 CE 와 직렬로 추가 저항을 포함하여 바이패스되지 않은 증폭기와 완전히 바이패스된 증폭기 사이의 절충점인 "분할 이미터" 증폭기 회로를 생성하는 것입니다. 회로. 이 바이패스 커패시터를 추가하거나 제거해도 증폭기 출력 임피던스에는 영향을 미치지 않습니다.

그러면 출력 전류 Ic 와 입력 전류 Ib 사이의 관계와 관련하여 증폭기의 입력 및 출력 임피던스가 증폭기의 전달 특성을 정의하는 데 중요한 역할을 할 수 있음을 알 수 있습니다 . 증폭기 입력 임피던스를 알면 증폭기의 출력 특성 곡선 세트를 그래픽으로 구성하는 데 도움이 될 수 있습니다.