연산 증폭기 단안정

연산 증폭기 단안정

연산 증폭기 단안정 멀티바이브레이터는 외부에서 트리거될 때 단일 시간 직사각형 출력 펄스를 생성하는 전자 회로입니다.

단안정 회로는 개별 부품이나 디지털 논리 게이트를 사용하여 쉽게 만들 수 있지만 연산 증폭기를 사용하여 단안정 회로를 구성하여 연산 증폭기 단안정 회로를 만들 수도 있습니다.

연산 증폭기 단안정 멀티바이브레이터 (원샷 멀티바이브레이터) 회로는 단 하나의 안정 상태만 갖고 지정된 기간 T 의 출력 펄스를 생성하는 포지티브 피드백(또는 재생성) 스위칭 회로입니다 .

상태를 변경하기 위해 외부 트리거 신호가 적용되고 RC 구성 요소에 의해 결정되는 마이크로초, 밀리초 또는 초 단위의 설정된 시간이 지나면 단안정 회로는 원래의 안정적인 상태로 돌아갑니다. 다음 트리거 입력 신호가 도착할 때까지 유지됩니다.

기본 단안정 멀티바이브레이터 블록 다이어그램은 다음과 같습니다.

 

연산 증폭기 단안정 블록 다이어그램

 

위의 블록 다이어그램은 스위칭 회로에 외부 저항( R )과 커패시터( C )를 추가하여 단안정 멀티바이브레이터를 구성하는 것을 보여줍니다. 스위칭 회로는 트랜지스터, 디지털 논리 게이트 또는 범용 연산 증폭기를 사용하여 만들 수 있습니다. 저항 -커패시터 조합의 시상수 τ는 펄스 길이 T를 결정합니다 .

이 튜토리얼에서는 포지티브 피드백 경로가 있는 연산 증폭기 비교기 회로를 사용하여 단안정 멀티바이브레이터 회로를 구성합니다. 피드백이 양수이므로 회로는 재생식입니다. 즉, 차동 입력 신호에 추가됩니다.

연산 증폭기 단안정 회로

먼저 그림과 같이 반전 증폭기 회로를 고려해 보겠습니다 .

이러한 반전 연산 증폭기 구성에서는 출력 신호 중 일부(피드백 분수라고 함)가 저항성 네트워크를 통해 연산 증폭기의 반전 입력으로 피드백됩니다.

따라서 이 기본 반전 구성에서 피드백 비율은 반전 입력으로 다시 피드백되므로 음수가 됩니다. 출력과 반전 입력 단자 사이의 이러한 네거티브 피드백 구성은 차동 입력 전압을 0으로 만듭니다.

이 네거티브 피드백의 결과로 연산 증폭기는 입력 신호와 위상이 180도 다른 증폭된 출력 신호를 생성 합니다 . 따라서 출력에서 ​​피드백되는 반전 단자 전압 -V가 증가 하면 출력 전압이 감소하고 VO 는 선형 영역 내에서 작동하는 균형 있고 안정적인 증폭기를 생성합니다.

이제 연산 증폭기의 반전 및 비반전 입력이 교체된 동일한 동일한 연산 증폭기 회로를 고려하십시오. 즉, 피드백 신호가 비반전 입력으로 피드백되고 피드백 프로세스가 이제 포지티브가 되어 히스테리시스가 내장된 기본 연산 증폭기 비교 회로를 생성합니다.

연산 증폭기 단안정 멀티바이브레이터 회로는 저항 R1 및 R2 가 제공하는 포지티브 피드백을 사용하여 필요한 히스테리시스를 생성하는 폐쇄 루프 슈미트 트리거 회로로 구성된 연산 증폭기 주위에 구성됩니다. 포지티브 피드백을 사용한다는 것은 피드백이 재생성이고 실제로 연산 증폭기를 쌍안정 메모리 장치로 변경하는 필수 상태 의존성을 제공한다는 것을 의미합니다.

아래의 기본 연산 증폭기 전압 비교기 회로를 고려하십시오.

연산 증폭기 슈미트 비교기

 

저항성 네트워크는 연산 증폭기 출력과 비반전( + ) 입력 사이에 연결됩니다. Vout이 양극 공급 레일(+Vcc) 쪽으로 포화 되면 접지에 대한 양극 전압이 연산 증폭기 비반전 입력에 적용됩니다. 마찬가지로, Vout이 음의 공급 레일(-Vcc) 쪽으로 포화되면 접지에 대한 음의 전압이 연산 증폭기 비반전 입력에 적용됩니다.

 

두 개의 저항기는 전압 분배기 네트워크의 형태로 출력 전체에 구성되므로 비반전 입력에 존재하는 전압 V B는 두 저항기의 비율로 피드백되는 출력 전압의 비율에 따라 달라집니다. 이 피드백 부분 β는 다음과 같이 제공됩니다.

 

저항 R1 과 R2 를 전위차계 와이퍼가 연산 증폭기 비반전 입력에 직접 연결되어 피드백 비율을 변경할 수 있는 전위차계로 교체하여 β 값을 변수 로 만들 수 있습니다 .

히스테리시스의 양은 피드백 부분의 양과 직접적으로 관련되므로 매우 적은 양의 히스테리시스(작은 β )를 사용하여 슈미트 트리거 연산 증폭기(재생 비교기)를 구성하지 않는 것이 가장 좋습니다. 전환할 때 위쪽과 아래쪽 지점 사이를 진동합니다.

이제 출력과 반전( – ) 입력 사이의 슈미트 트리거를 통해 피드백 네트워크를 배치하면 슈미트 연산 증폭기가 상태를 변경하는 데 걸리는 시간을 제어할 수 있습니다. 이렇게 하면 그림과 같이 연산 증폭기 반전 입력에 대한 신호가 이제 외부 RC 피드백 네트워크를 통해 연산 증폭기 자체에 의해 제공됩니다.

기본 연산 증폭기 단안정 회로

 

초기 전원 켜기(즉 t = 0 )에서 출력( V OUT )은 포지티브 레일( +Vcc ) 또는 네거티브 레일( -Vcc ) 쪽으로 포화됩니다. 왜냐하면 이것이 허용되는 유일한 두 가지 안정적인 상태이기 때문입니다. 연산 증폭기. 이제 출력이 양극 공급 레일 +Vcc 쪽으로 이동했다고 가정해 보겠습니다 . 그러면 비반전 입력 V B 의 전압은 +Vcc*β 와 같게 됩니다 . 여기서 β 는 피드백 비율입니다.

반전 입력은 0.7V, 다이오드의 순방향 전압 강하 D 1 로 유지되고 다이오드에 의해 0V(접지)로 고정되어 더 이상 양극이 되는 것을 방지합니다. 따라서 V A 의 전위는 V B 의 전위보다 훨씬 낮고 출력은 +Vcc 에서 안정적으로 유지됩니다 . 동시에 커패시터( C )는 동일한 0.7V 전위까지 충전되고 다이오드의 순방향 바이어스 전압 강하에 의해 유지됩니다.

비반전 입력에 음의 펄스를 적용하면 V B가 이제 음이기 때문에 V A 의 0.7v 전압은 이제 V B 의 전압보다 커집니다 . 따라서 슈미트가 구성한 연산 증폭기의 출력은 상태를 전환하고 네거티브 공급 레일 -Vcc 쪽으로 포화됩니다 . 결과적으로 V B 의 전위는 이제 -Vcc*β 와 같습니다 .

이 임시 준안정 상태로 인해 커패시터는 피드백 저항기 R 을 통해 +0.7V에서 방금 전환된 포화 출력인 -Vcc 까지 반대 방향으로 기하급수적으로 충전됩니다 . 다이오드, D 1은 역바이어스가 되므로 아무런 효과가 없습니다. 커패시터 C는 시간 상수 τ = RC 에서 방전됩니다 .

V A 의 커패시터 전압이 V B 와 동일한 전위 , 즉 -Vcc*β 에 도달 하자마자 연산 증폭기는 출력이 +Vcc 에서 다시 한 번 포화되면서 원래의 영구 안정 상태로 다시 전환됩니다 .

타이밍 기간이 완료되고 연산 증폭기 출력이 다시 안정적인 상태로 변경되고 양극 공급 레일을 향해 포화되면 커패시터는 +Vcc 의 역방향으로 충전을 시도 하지만 최대 값 0.7v까지만 충전할 수 있습니다. 다이오드 순방향 전압 강하에 의해 주어진다. 이 효과를 다음과 같이 그래픽으로 표시할 수 있습니다.

연산 증폭기 단안정 파형

 

그러면 음으로 향하는 트리거 입력이 연산 증폭기 단안정 회로를 일시적인 불안정 상태로 전환한다는 것을 알 수 있습니다. 시간 지연 T 후에 커패시터 C 가 피드백 저항 R을 통해 충전되는 동안 회로는 커패시터 전압이 필요한 전위에 도달하면 정상 안정 상태로 다시 전환됩니다.

출력에서 직사각형 펄스의 이 시간 지연 기간( T ), 즉 불안정한 상태 시간은 다음과 같이 제공됩니다.

단안정 시기

 

두 연산 증폭기 피드백 저항의 값이 동일한 경우(즉, R 1  = R 2 ) 위 방정식도 단순화됩니다.

 

분명히 커패시터가 -Vcc*β 에서 V D (0.7v) 로 다시 충전하는 데 걸리는 일정량의 시간이 있으므로 이 기간 동안 두 번째 네거티브 펄스가 새로운 타이밍 기간을 시작하지 않을 수 있습니다.

그런 다음 다음 트리거 펄스 적용 시 연산 증폭기 단안정 회로의 올바른 작동을 보장하려면 트리거 펄스 사이의 시간( T total )이 타이밍 기간( T + 펄스에 필요한 시간) 보다 커야 합니다. 재충전용 커패시터, ( T 충전 ).

충전 복구 시간은 다음과 같습니다.

여기서, Vcc 는 공급 전압이고 V D 는 다이오드 순방향 전압 강하(보통 약 0.6~0.7V)이며 β 는 피드백 비율입니다.

연산 증폭기 단안정 회로가 음으로 진행되는 펄스의 상승 에지에서 타이밍 기간을 시작하는 양호한 음의 트리거 신호를 갖고 있는지 확인하고 안정적인 상태에 있을 때 회로의 잘못된 트리거링을 중지하려면, 입력에 RC 미분 회로를 추가할 수 있습니다.

미분기 회로는 정사각형 또는 직사각형 입력 파형에서 음의 출력 스파이크를 생성하는 데 유용합니다. 피드백 비율, β 값 아래로 비교기 임계값 전압이 급격하고 갑작스럽게 감소하면 연산 증폭기가 해당 타이밍 기간으로 단안정 상태로 전환됩니다. 그림과 같이 저항-커패시터( RC 네트워크)를 사용하여 미분 회로가 형성됩니다.

RC 미분 회로

 

위의 기본 미분기 회로는 출력 전압이 시간에 따른 입력 전압의 미분인 또 다른 저항기-커패시터(RC) 네트워크를 사용합니다. 입력 전압이 0에서 -Vcc로 변경되면 무극성 커패시터가 기하급수적으로 충전되기 시작합니다. 커패시터 전압 Vc 는 초기에 0이므로 미분기 출력 전압은 갑자기 0에서 -Vcc로 점프하여 네거티브 스파이크를 생성한 다음 커패시터가 충전됨에 따라 기하급수적으로 감소합니다.

일반적으로 RC 미분기 회로의 경우 네거티브 스파이크의 피크 값은 트리거 파형의 크기와 거의 같습니다. 또한 일반적인 경험 법칙에 따르면 RC 미분기 회로가 예리하고 좁은 스파이크를 생성하려면 시간 상수(  τ  )가 입력 펄스 폭보다 최소 10배 작아야 합니다. 예를 들어 입력 펄스 폭이 10ms인 경우 5RC 시간 상수는 1ms(10%) 미만이어야 합니다.

미분기 회로를 사용하면 일정한 DC 전압이나 천천히 변화하는 신호가 차단되어 빠르게 변화하는 트리거 펄스만 단안정 타이밍 기간을 시작할 수 있다는 이점이 있습니다. 다이오드 D는 연산 증폭기 비반전 입력에 도달하는 트리거 펄스가 항상 음수임을 보장합니다.

기본 연산 증폭기 단안정에 RC 차동 회로를 추가하면 다음이 제공됩니다.

연산 증폭기 단안정 회로

튜토리얼 예제 No1

연산 증폭기 단안정 회로는 다음 구성 요소를 사용하여 구성됩니다. R1 = 30kΩ , R2 = 30kΩ , R = 150kΩ 및 C = 1.0uF . 연산 증폭기 단안정이 ±12V 전원에서 공급되고 타이밍 주기가 10ms 펄스로 시작되는 경우.

회로 타이밍 기간, 커패시터 복구 시간, 트리거 펄스 사이의 총 시간과 미분기 네트워크 값을 계산합니다. 완성된 회로를 그립니다.

주어진 데이터: R1 = R2 = 30kΩ , R = 150kΩ , C = 1.0uF 및 펄스 폭은 10밀리초(10ms)와 같습니다.

1. 기간, T :

 

2. 커패시터 복구 시간:

 

3. 트리거 펄스 사이의 총 시간:

 

4. 입력 펄스는 10ms이므로 음의 스파이크 지속 시간은 1ms(10%)가 됩니다. 커패시턴스 값을 0.1uF 로 가정하면 미분기 RC 값은 다음과 같이 계산됩니다.

 

이는 우리 예의 최종 연산 증폭기 단안정 회로를 다음과 같이 제공합니다.

최종 연산 증폭기 단안정 회로

 

우리는 이 튜토리얼에서 741과 같은 범용 연산 증폭기와 몇 가지 추가 구성 요소를 사용하여 연산 증폭기 단안정 회로를 구성할 수 있음을 확인했습니다. 개별 부품, 디지털 논리 게이트 또는 일반 555 IC 칩을 사용하여 단안정(원샷) 회로를 구성하는 것이 더 쉬울 수 있지만 때로는 아날로그 회로에 사용하기 위해 연산 증폭기를 사용하여 단안정 회로를 구성해야 하는 경우도 있습니다.

연산 증폭기를 포지티브 피드백이 있는 슈미트 트리거로 구성하면 출력 펄스의 지속 시간은 RC 타이밍 회로의 시상수와 포지티브 피드백을 제공하는 저항성 전압 분배기 네트워크의 비율 값에 의해 결정됩니다. 이는 회로를 불안정하게 만드는 데 도움이 됩니다.