접합 전계 효과 트랜지스터

 

728x90

접합 전계 효과 트랜지스터

JFET(Junction Field Effect Transistor)는 N채널 및 P채널 구성으로 사용할 수 있는 전압 제어형 3단자 단극 반도체 장치입니다.

접합 전계 효과 트랜지스터는 두 전극 사이의 전류 흐름이 역방향 바이어스 pn 접합에서 전기장의 작용에 의해 제어되는 단극 장치입니다.

양극성 접합 트랜지스터 튜토리얼 에서   우리는 트랜지스터의 출력 콜렉터 전류가 장치의 베이스 단자로 흐르는 입력 전류에 비례한다는 것을 확인했습니다. 이로 인해 바이폴라 트랜지스터는 더 작은 전류를 사용하여 더 큰 부하 전류를 전환할 수 있으므로 "CURRENT" 작동 장치(베타 모델)가 됩니다.

그러나 전계 효과 트랜지스터 또는 간단히 FET는 게이트 라고 하는 입력 단자에 적용되는 전압을 사용하여 통과하는 전류를 제어 하여 출력 전류가 입력 전압에 비례하게 됩니다. 작동이 입력 게이트 전압 에 의해 생성된 전기장(따라서 전계 효과라는 이름)에 의존하므로 전계 효과 트랜지스터 는 "전압" 작동 장치가 됩니다 .

 

일반적인 전계 효과
트랜지스터

전계 효과 트랜지스터는 양극성 트랜지스터 와 매우 유사한 특성을 갖는 3단자 단극 반도체 장치입니다 . 예를 들어, 고효율, 즉각적인 작동, 견고하고 저렴하며 대부분의 전자 회로 애플리케이션에서 등가 바이폴라 접합 트랜지스터(BJT) 사촌을 대체하는 데 사용할 수 있습니다.

전계 효과 트랜지스터는 동등한 BJT 트랜지스터보다 훨씬 작게 만들 수 있으며 낮은 전력 소비 및 전력 손실로 인해 CMOS 범위의 디지털 로직 칩과 같은 집적 회로에 사용하기에 이상적입니다.

이전 튜토리얼에서 바이폴라 트랜지스터 구성에는 두 가지 기본 유형인 NPN 과 PNP 가 있다는 것을 기억합니다 . 이는 기본적으로 P형 및 N형 반도체 재료의 물리적 배열을 설명합니다. 전계 효과 트랜지스터에는 N채널 FET 와 P채널 FET 라는 두 가지 기본 분류가 있기 때문에 FET에도 해당됩니다 .

전계 효과 트랜지스터는 드레인 과 소스 단자 사이의 주 전류 전달 경로 내에 PN 접합 없이 구성된 3단자 장치입니다 . 이들 단자는 기능적으로 바이폴라 트랜지스터의 콜렉터 및 이미터에 각각 해당합니다. 이 두 단자 사이의 전류 경로를 "채널"이라고 하며 P형 또는 N형 반도체 재료로 만들어질 수 있습니다.

이 채널에 흐르는 전류 제어는 게이트 에 적용되는 전압을 변경하여 달성됩니다 . 이름에서 알 수 있듯이 양극성 트랜지스터는 두 가지 유형의 전하 캐리어인 정공과 전자와 함께 작동하기 때문에 "양극성" 장치입니다. 반면 전계 효과 트랜지스터는 전자(N 채널) 또는 정공(P 채널)의 전도에만 의존하는 "단극" 장치입니다.

전계 효과 트랜지스터는 입력 임피던스( Rin )가 매우 높고(수천 옴) BJT가 상대적으로 낮다는 점에서 표준 바이폴라 트랜지스터 사촌에 비해 한 가지 주요 이점이 있습니다. 입력 임피던스가 매우 높기 때문에 입력 전압 신호에 매우 민감하지만, 감도가 높다는 것은 정전기에 의해 쉽게 손상될 수 있음을 의미하기도 합니다.

전계 효과 트랜지스터에는 두 가지 주요 유형인 접합 전계 효과 트랜지스터 ( JFET )와 절연 게이트 전계 효과 트랜지스터 ( IGFET) 가 있으며, 줄여서 표준 금속 산화물 반도체 전계 효과 트랜지스터 또는 MOSFET 으로 더 일반적으로 알려져 있습니다.

접합 전계 효과 트랜지스터

우리는 이전에 이미터와 컬렉터 단자 사이의 주 전류 전달 경로에 있는 두 개의 PN 접합을 사용하여 바이폴라 접합 트랜지스터가 구성되는 것을 살펴보았습니다. 접합 전계 효과 트랜지스터 ( JUGFET 또는 JFET)에는 PN 접합이 없지만 대신 다수 캐리어가 두 개의 전류 흐름을 통해 흐를 수 있도록 N형 또는 P형 실리콘의 "채널"을 형성하는 고저항 반도체 재료의 좁은 조각이 있습니다. 일반적으로 각각 드레인 과 소스 라고 불리는 양쪽 끝의 저항 전기 연결입니다 .

접합 전계 효과 트랜지스터에는 N채널 JFET와 P채널 JFET의 두 가지 기본 구성이 있습니다. N-채널 JFET의 채널은 도너 불순물로 도핑되어 있으며, 이는 채널을 통한 전류 흐름이 전자 형태로 음(따라서 N-채널이라는 용어)임을 의미합니다.

마찬가지로, P-채널 JFET의 채널은 억셉터 불순물로 도핑되어 있는데, 이는 채널을 통한 전류 흐름이 정공 형태로 양(따라서 P-채널이라는 용어)임을 의미합니다. N-채널 JFET는 전자가 정공에 비해 도체를 통해 더 높은 이동성을 갖기 때문에 동등한 P-채널 유형보다 더 큰 채널 전도성(낮은 저항)을 갖습니다. 이로 인해 N-채널 JFET는 P-채널 대응 제품에 비해 더 효율적인 도체가 됩니다.

우리는 이전에 채널의 양쪽 끝에 드레인 과 소스 라고 불리는 두 개의 옴 전기 연결이 있다고 말했습니다 . 그러나 이 채널 내에는 게이트 단자 라고 불리는 세 번째 전기 연결이 있으며 이는 메인 채널과 PN 접합을 형성하는 P형 또는 N형 재료일 수도 있습니다.

 

접합 전계 효과 트랜지스터와 바이폴라 접합 트랜지스터의 연결 관계는 아래에서 비교됩니다.

JFET와 BJT의 연결 비교

양극성 트랜지스터(BJT)	전계 효과 트랜지스터(FET)
이미터 – (E) >> 소스 – (S)
베이스 – (B) >> 게이트 – (G)
수집기 – (C) >> 배수 – (D)

JFET의 두 구성에 대한 기호와 기본 구성은 다음과 같습니다.

접합 전계 효과 트랜지스터 의 반도체 "채널"은 전압 V DS가 전류 ID 를 흐르게 하는 저항성 경로이므로 접합 전계 효과 트랜지스터는 어느 방향으로든 전류를 동일하게 잘 전도할 수 있습니다. 채널은 본질적으로 저항성이 있기 때문에 채널 길이에 따라 전압 구배가 형성되며 이 전압은 드레인 단자에서 소스 단자로 갈수록 덜 양의 값이 됩니다.

결과적으로 PN 접합은 드레인 단자에서 높은 역바이어스를 갖고 소스 단자에서 더 낮은 역바이어스를 갖게 됩니다. 이 바이어스로 인해 채널 내에 "공핍층"이 형성되고 바이어스에 따라 너비가 증가합니다.

Drain과 Source 단자 사이의 채널을 통해 흐르는 전류의 크기는 역바이어스된 Gate 단자에 인가되는 전압에 의해 제어됩니다. N-채널 JFET에서 이 게이트 전압은 음인 반면, P-채널 JFET의 경우 게이트 전압은 양입니다.

JFET와 BJT 장치의 주요 차이점은 JFET 접합이 역바이어스될 때 게이트 전류가 실질적으로 0인 반면 BJT의 베이스 전류는 항상 0보다 큰 값이라는 것입니다.

N채널 접합 전계 효과 트랜지스터의 바이어싱

위의 단면도는 역방향 바이어스된 PN 접합을 형성하는 N형 채널로 확산된 게이트라고 불리는 P형 영역이 있는 N형 반도체 채널을 보여 줍니다 . 외부 전압은 적용되지 않습니다. 따라서 JFET는 공핍 모드 장치로 알려져 있습니다.

이 공핍 영역은 PN 접합 주위에 다양한 두께의 전위 구배를 생성하고 유효 폭을 줄여 채널 자체의 전체 저항을 증가시켜 채널을 통한 전류 흐름을 제한합니다.

그러면 공핍 영역에서 가장 많이 고갈된 부분은 게이트와 드레인 사이에 있고 가장 적게 고갈된 영역은 게이트와 소스 사이에 있음을 알 수 있습니다. 그런 다음 JFET의 채널은 0 바이어스 전압이 적용된 상태에서 전도됩니다(즉, 공핍 영역의 폭이 거의 0에 가까움).

외부 게이트 전압( V G  = 0 ) 이 없고 드레인과 소스 사이에 작은 전압( V DS )이 적용되면 최대 포화 전류( IDSS )는 채널을 통해 드레인에서 소스로 흐릅니다 . 접합부 주변의 작은 공핍 영역.

이제 작은 음의 전압( -V GS )이 게이트에 적용되면 공핍 영역의 크기가 증가하기 시작하여 채널의 전체 유효 면적이 줄어들고 그에 따라 채널을 통해 흐르는 전류가 감소하며 일종의 "압착" 효과가 나타납니다. 장소. 따라서 역방향 바이어스 전압을 적용하면 공핍 영역의 폭이 증가하고 결과적으로 채널 전도가 감소합니다.

PN 접합은 역방향 바이어스이므로 게이트 연결로 전류가 거의 흐르지 않습니다. 게이트 전압( -V GS )이 더 음수로 설정되면 드레인과 소스 사이에 더 이상 전류가 흐르지 않고 FET가 "핀치오프"되었다고 말할 때까지 채널 폭이 감소합니다(컷오프와 유사). BJT 지역). 채널이 닫히는 전압을 "핀치오프 전압"( V P )이라고 합니다.

접합 전계 효과 트랜지스터 채널 핀치오프

이 핀치오프 영역에서 게이트 전압, VGS 는 채널 전류를 제어하고 VDS 는 거의 또는 전혀 영향을 미치지 않습니다.

JFET 모델

결과적으로 FET는 V GS  = 0 일 때 저항이 0이고 게이트 전압이 매우 음일 때 최대 "ON" 저항( R DS )을 갖는 전압 제어 저항처럼 작동합니다. 정상적인 작동 조건에서 JFET 게이트는 항상 소스에 대해 음의 바이어스를 갖습니다.

게이트 전압이 절대 양이 아닌 것이 중요합니다. 모든 채널 전류가 소스가 아닌 게이트로 흐르게 되므로 JFET가 손상될 수 있기 때문입니다. 그런 다음 채널을 닫으려면:

• 게이트 전압( VGS ) 이 없고 VDS 는 0에서 증가합니다.
• V DS 및 게이트 제어가 0에서 음수로 감소 하지 않습니다 .
• V DS 및 V GS는 다양합니다.

P-채널 접합 전계 효과 트랜지스터는 다음을 제외하고 위의 N-채널과 정확히 동일하게 작동합니다: 1). 채널 전류는 구멍으로 인해 양수입니다. 2). 바이어스 전압의 극성을 바꿔야 합니다.

게이트가 소스에 단락된 N채널 JFET의 출력 특성은 다음과 같습니다.

일반적인 접합 FET의 출력 특성 VI 곡선

게이트에 인가되는 전압 VGS 는 드레인과 소스 단자 사이에 흐르는 전류를 제어합니다. V GS는 게이트와 소스 사이에 인가되는 전압을 나타내고, V DS는 드레인과 소스 사이에 인가되는 전압을 나타냅니다.

접합 전계 효과 트랜지스터는 전압 제어 장치이기 때문에 "게이트로 전류가 흐르지 않습니다!" 그러면 장치에서 흘러나오는 소스 전류( IS ) 는 장치로 흐르는 드레인 전류와 동일하므로 ( ID  = IS )입니다.

위에 표시된 특성 곡선 예는 JFET의 네 가지 작동 영역을 보여주며 다음과 같이 제공됩니다.

• 저항 영역  - V GS = 0일 때 채널의 공핍층은 매우 작고 JFET는 전압 제어 저항처럼 작동합니다.
• 컷오프 영역  - 이는 게이트 전압인 핀치오프 영역이라고도 알려져 있으며, VGS는 채널 저항이 최대일 때 JFET가 개방 회로로 작동하도록 하는 데 충분합니다.
• 포화 또는 활성 영역  – JFET는 우수한 도체가 되며 게이트-소스 전압(V GS )에 의해 제어되는 반면 드레인-소스 전압(V DS )은 거의 또는 전혀 영향을 미치지 않습니다.
• 브레이크다운 영역  – 드레인과 소스 사이의 전압(V DS )은 JFET의 저항성 채널이 브레이크다운되어 제어되지 않는 최대 전류를 통과하게 할 만큼 충분히 높습니다.

P-채널 접합 전계 효과 트랜지스터의 특성 곡선은 드레인 전류 ID 가 양의 게이트-소스 전압 VGS 가 증가함에 따라 감소한다는 점을 제외하면 위와 동일합니다 .

V GS = V P 일 때 드레인 전류는 0입니다 . 정상 작동의 경우 V GS는 V P 와 0 사이에 있도록 바이어스됩니다. 그런 다음 포화 또는 활성 영역의 특정 바이어스 지점에 대한 드레인 전류 I D를 다음과 같이 계산할 수 있습니다 .

활성 영역의 전류를 배출합니다.

드레인 전류 값은 0(핀치 오프)과 I DSS (최대 전류) 사이에 있습니다. 드레인 전류 ID 와 드레인-소스 전압 VDS 를 알면 채널 저항( RDS ) 은 다음과 같이 계산됩니다.

드레인 소스 채널 저항.

여기서: gm 은 JFET가 전압 제어 장치이고 게이트 소스 전압의 변화에 ​​따른 드레인 전류의 변화율을 나타내기 때문에 "트랜스컨덕턴스 이득"입니다.

FET의 모드

바이폴라 접합 트랜지스터와 마찬가지로, 3단자 장치인 전계 효과 트랜지스터는 세 가지 별개의 작동 모드를 가질 수 있으므로 다음 구성 중 하나로 회로 내에 연결될 수 있습니다.

공통 소스(CS) 구성

공통 소스 구성(공통 이미터와 유사) 에서는 그림과 같이 입력이 게이트에 적용되고 출력은 드레인에서 가져옵니다. 이는 높은 입력 임피던스와 우수한 전압 증폭으로 인해 FET의 가장 일반적인 작동 모드이므로 공통 소스 증폭기가 널리 사용됩니다.

FET 연결의 공통 소스 모드는 일반적으로 오디오 주파수 증폭기와 고입력 임피던스 프리앰프 및 스테이지에 사용됩니다. 증폭 회로이기 때문에 출력 신호는 입력과 180 ° "위상"이 다릅니다.

공통 게이트(CG) 구성

공통 게이트 구성(공통 베이스와 유사) 에서 입력은 소스에 적용되고 출력은 그림과 같이 게이트가 접지(0v)에 직접 연결된 드레인에서 가져옵니다. 공통 게이트의 입력 임피던스는 낮지만 출력 임피던스는 높기 때문에 이 구성에서는 이전 연결의 높은 입력 임피던스 기능이 손실됩니다.

이러한 유형의 FET 구성은 고주파수 회로 또는 낮은 입력 임피던스를 높은 출력 임피던스에 일치시켜야 하는 임피던스 정합 회로에 사용할 수 있습니다. 출력은 입력과 "동위상"입니다.

공통 드레인(CD) 구성

공통 드레인 구성(공통 컬렉터와 유사) 에서는 입력이 게이트에 적용되고 해당 출력은 소스에서 가져옵니다. 공통 드레인 또는 "소스 팔로워" 구성은 입력 임피던스가 높고 출력 임피던스가 낮으며 1에 가까운 전압 이득을 가지므로 버퍼 증폭기에 사용됩니다. 소스 팔로워 구성의 전압 이득은 1보다 작고 출력 신호는 입력 신호와 "동위상", 즉 0o 입니다 .

이러한 유형의 구성은 드레인 연결에 사용 가능한 신호가 없고 전압이 존재하며 +V DD가 바이어스를 제공하기 때문에 "공통 드레인"이라고 합니다. 출력은 입력과 동위상입니다.

접합 전계 효과 트랜지스터 증폭기

바이폴라 접합 트랜지스터와 마찬가지로 JFET는 JFET 공통 소스 증폭기와 BJT 공통 이미터 회로와 매우 유사한 특성을 갖춘 단일 스테이지 클래스 A 증폭기 회로를 만드는 데 사용할 수 있습니다. JFET 증폭기가 BJT 증폭기에 비해 갖는 주요 장점은 그림과 같이 R1 및 R2 에 의해 형성된 게이트 바이어스 저항 네트워크에 의해 제어되는 높은 입력 임피던스입니다 .

접합 전계 효과 트랜지스터 증폭기의 바이어싱

이 공통 소스(CS) 증폭기 회로는 저항기 R1 및 R2 로 형성된 전압 분배기 네트워크에 의해 클래스 "A" 모드에서 바이어스됩니다 . 소스 저항기 RS 양단 의 전압은 일반적으로 V DD 의 약 1/4 ( V DD /4 )로 설정되지만 임의의 합리적인 값일 수 있습니다.

그러면 이 RS 값 으로부터 필요한 게이트 전압을 계산할 수 있습니다 . 게이트 전류가 0이므로( IG  = 0 ) 저항 R1 및 R2 를 적절하게 선택하여 필요한 DC 대기 전압을 설정할 수 있습니다 .

음의 게이트 전위에 의한 드레인 전류 제어는 접합 전계 효과 트랜지스터를 스위치로 유용하게 만들고 채널 전류가 게이트로 흐르지 않고 게이트로 흐르기 때문에 N 채널 JFET에 대해 게이트 전압이 절대 양이 되는 것이 필수적입니다. 배수로 인해 JFET가 손상됩니다. P채널 JFET의 작동 원리는 전압 극성을 반대로 바꿔야 한다는 점을 제외하면 N채널 JFET와 동일합니다.

트랜지스터 에 대한 다음 튜토리얼에서는 게이트 연결이 주 전류 전달 채널로부터 완전히 분리된 MOSFET 이라는 또 다른 유형의 전계 효과 트랜지스터를 살펴보겠습니다 .