FET 전류 소스

 

FET 전류 소스

FET 정전류 소스는 JFET 및 MOSFET을 사용하여 부하 저항 또는 공급 전압의 변화에도 불구하고 일정하게 유지되는 부하 전류를 제공합니다.

FET 전류 소스는 전계 효과 트랜지스터를 사용하여 회로에 일정한 양의 전류를 공급하는 능동 회로 유형입니다 . 그런데 왜 일정한 전류를 원합니까? 정전류 소스 및 전류 싱크(전류 싱크는 전류 소스의 반대임)는 단 하나의 전류 소스를 사용하여 100uA, 1mA 또는 20mA와 같은 일정한 전류 값으로 바이어스 회로 또는 전압 기준을 형성하는 매우 간단한 방법입니다. FET 및 저항기.

정전류 소스는 정확한 타이밍 목적을 위한 커패시터 충전 회로나 재충전 가능한 배터리 충전 애플리케이션뿐만 아니라 일정한 밝기로 LED 스트링을 구동하기 위한 선형 LED 회로에 일반적으로 사용됩니다.

저항 전압 기준은 정전류 소스를 사용하여 형성할 수도 있습니다. 왜냐하면 저항 값과 이를 통해 흐르는 전류가 일정하고 일정하다는 것을 알면 간단히 옴의 법칙을 사용하여 전압 강하를 찾을 수 있기 때문입니다.

그러나 정확하고 신뢰할 수 있는 FET 기반 정전류 소스를 만드는 열쇠는 낮은 상호 컨덕턴스 FET와 정밀 저항 값을 사용하여 전류를 정밀하고 안정적인 전압으로 변환하는 데 달려 있습니다.

 

전계 효과 트랜지스터는 JFET(Junction-FET) 및 금속 산화물 반도체 MOSFET이 이미 저전류 소스 애플리케이션에 사용되고 있는 전류 소스를 생성하는 데 일반적으로 사용됩니다. 가장 간단한 형태로 JFET는 작은 게이트 전압이 채널 전도를 제어하는 ​​전압 제어 저항기로 사용될 수 있습니다.

접합 FET 바이어스

우리는 JFET에 대한 튜토리얼에서 JFET가 공핍 장치 이고 N 채널 JFET는 게이트-소스 전압(VGS)이 "OFF"로 전환될 만큼 음수가 될 때까지 "정상적으로 ON" 장치라는 것을 확인했습니다. "정상적으로 ON"인 공핍 장치이기도 한 P 채널 JFET는 이를 "OFF"로 전환할 수 있을 만큼 충분히 양의 게이트 전압이 되어야 합니다.

N채널 JFET 바이어싱

 

이미지는 활성 영역에서 사용될 때 일반 바이어싱을 사용하여 공통 소스로 구성된 N채널 JFET에 대한 표준 배열 및 연결을 보여줍니다. 여기서 게이트-소스 전압 V GS 는 게이트 공급 또는 게이트와 소스 사이의 역방향 바이어스를 설정하는 입력 전압 V G 와 동일하며, V DD는 드레인-소스 전압과 전류 흐름을 제공합니다. 소스로 배출. JFET 드레인 단자로 들어가는 이 전류는 ID로 표시 됩니다 .

드레인-소스 전압 VDS 는 JFET의 순방향 전압 강하이며 VGS의 다양한 게이트-소스 값에 대한 드레인 전류 ID 의 함수 입니다 . V DS 가 최소값일 때 JFET의 전도성 채널은 완전히 개방되고 ID는 드레인 -소스 포화 전류 ID (sat) 또는 간단히 IDSS라고 불리는 최대값에 있습니다 .

V DS가 최대값에 있을 때 JFET의 전도성 채널은 완전히 닫혀(핀치오프) ID가 드레인 -소스 전압으로 0으로 감소하며, V DS는 드레인 공급 전압 V DD 와 동일합니다 . JFET의 채널이 도통을 멈추는 게이트 전압 VGS 를 게이트 차단 전압 VGS (off) 라고 합니다 .

N-채널 JFET의 이러한 공통 소스 바이어싱 배열은 입력 신호가 없을 때 JFET의 정상 상태 동작을 결정합니다. V GS 및 ID 는 정상 상태 수량, 즉 JFET의 정지 상태 이므로 V IN 입니다.

따라서 공통 소스 JFET의 경우 게이트-소스 전압 V GS는 입력 전압이 채널 전류를 제어하기 때문에 JFET를 전압 제어 장치로 만드는 드레인과 소스 사이의 JFET 전도성 채널을 통해 흐르는 전류의 양을 제어합니다. 결과적으로 우리는 주어진 JFET 장치에 대해 ID 대 V GS를 플로팅하여 일련의 출력 특성 곡선을 개발할 수 있습니다.

N채널 JFET 출력 특성

정전류 소스로서의 JFET

그런 다음 n채널 JFET가 일반적으로 ON인 장치이고 VGS가 충분히 음인 경우 드레인-소스 전도성 채널이 닫히고(차단) 드레인 전류가 0으로 감소하므로 이를 사용할 수 있습니다 . n-채널 JFET의 경우, 채널을 완전히 닫을 때까지 게이트 주변의 p형 공핍 영역이 넓어짐에 따라 드레인과 소스 사이의 전도성 채널이 닫히는 현상이 발생합니다. N형 공핍 영역은 p채널 JFET의 채널을 닫습니다.

따라서 게이트-소스 전압을 미리 결정된 고정 음수 값으로 설정하면 JFET가 각각 0암페어와 I DSS 사이의 특정 값에서 채널을 통해 전류를 전도하여 이상적인 FET 전류 소스가 되도록 할 수 있습니다. 아래 회로를 고려하십시오.

JFET 제로 전압 바이어싱

 

 

우리는 JFET의 출력 특성 곡선이 일정한 V DS 에 대한 V GS 에 대한 I D 의 플롯임을 확인했습니다 . 그러나 우리는 또한 V DS 의 큰 변화에 따라 JFET의 곡선이 크게 변하지 않으며 이 매개변수가 전도성 채널의 고정된 동작 지점을 설정하는 데 매우 유용할 수 있다는 점도 알아냈습니다.

가장 간단한 정FET 전류 소스는 그림과 같이 JEFT의 게이트 단자를 소스 단자로 단락시킨 것입니다. JFET의 전도성 채널은 열려 있으므로 이를 통과하는 전류의 흐름은 JFET가 해당 소스 단자에서 작동하기 때문에 최대 I DSS 값에 가까워집니다. 포화 전류 영역.

그러나 이러한 정전류 구성의 작동 및 성능은 완전히 장치 유형에 따라 I DSS 전류 값을 사용하여 JFET가 지속적으로 전체 전도 상태에 있기 때문에 상당히 열악합니다.

 

예를 들어, 2N36xx 또는 2N43xx n채널 JFET 시리즈는 수 mA에 불과한 반면 더 큰 n채널 J1xx 또는 PN4xxx 시리즈는 수십 밀리암페어일 수 있습니다. 또한 IDSS 는 제조업체가 데이터 시트에 인용한 것과 동일한 부품 번호의 장치 간에도 많이 다를 수 있으며 이 제로 게이트 전압 드레인 전류 IDSS의 최소값과 최대값이 다를 수 있습니다 .

주목해야 할 또 다른 점은 FET는 기본적으로 전도성 채널이 드레인 및 소스 단자와 직렬로 연결된 저항 값을 갖는 전압 제어 저항기라는 것입니다. 이 채널 저항을 RDS 라고 합니다 . 우리가 본 바와 같이, V GS = 0일 때 최대 드레인-소스 전류가 흐르므로 JFET의 채널 저항 R DS는 최소가 되어야 하며 이는 사실입니다.

그러나 채널 저항은 완전히 0이 아니지만 FET의 제조 기하학적 구조에 의해 정의되고 50옴 정도까지 높을 수 있는 낮은 저항 값에 있습니다. FET가 전도 중일 때 이 채널 저항은 일반적으로 R DS(ON) 로 알려져 있으며 V GS = 0 일 때 최소 저항 값입니다. 따라서 높은 R ​​DS(ON) 값은 낮은 I DSS를 초래 하고 그 반대의 경우도 마찬가지입니다.

따라서 JFET는 VGS 가 0V 와 같을 때 포화 전류 I DSS 보다 낮은 전류 값에서 FET 전류 소스 장치로 작동하도록 바이어스될 수 있습니다 . V GS 가 V GS(오프) 차단 전압 레벨 에 있을 때 채널이 닫힐 때 드레인 전류가 0이 됩니다(ID = 0). 따라서 채널 드레인 전류 ID는 JFET 장치가 표시된 대로 활성 영역 내에서 작동하는 한 항상 흐를 것입니다.

JFET 전달 곡선

 

P 채널 JFET의 경우 V GS(오프) 차단 전압은 양의 전압이지만 V GS가 0V일 때 얻은 포화 전류 I DSS 는 N 채널 장치의 경우와 동일합니다. 또한 V GS가 0V에 가까워짐 에 따라 개방 채널을 통해 드레인 전류가 더 빠르게 증가하기 때문에 전달 곡선이 비선형이라는 점에 유의하십시오 .

JFET 네거티브 전압 바이어싱

 

 

JFET는 항상 "ON" 상태인 공핍 모드 장치이므로 N채널 JFET에는 음의 게이트 전압이 필요하고 P채널 JFET에는 "OFF"로 전환하려면 양의 게이트 전압이 필요하다는 점을 기억합니다. N-채널 JFET를 양의 ​​전압으로 바이어싱하거나 P-채널 JFET를 음의 전압으로 바이어싱하면 전도성 채널이 더욱 열리게 되어 채널 전류 ID가 IDSS 를 초과 하게 됩니다 .

그러나 V GS 에 대한 I D 의 특성 곡선을 사용하면 V GS를 -1V, -2V 또는 -3V와 같은 음의 전압 레벨로 설정하여 0 사이에서 필요한 전류 레벨의 고정 JFET 정전류 소스를 생성 할 수 있습니다. 그리고 나는 DSS .

그러나 조절이 개선된 보다 정확한 정전류 소스를 위해서는 JFET를 최대 I DSS 값의 약 10~50%로 바이어스하는 것이 좋습니다. 이는 저항성 채널을 통한 I 2 *R 전력 손실에도 도움이 되므로 가열 효과가 줄어듭니다.

따라서 JFET의 게이트 단자를 음의 전압 값 또는 P채널 JFET의 양의 전압으로 바이어스함으로써 채널이 특정 값의 드레인 전류 I D를 전도하고 통과할 수 있도록 동작점을 설정할 수 있음을 알 수 있습니다 . . 다양한 VGS 값에 대해 JFET 드레인 전류 ID는 수학적 으로 다음과 같이 표현될 수 있습니다.

JFET 드레인 전류 방정식

FET 정전류 소스 예제 No1

J107 N채널 스위칭 JFET에 대한 제조업체 데이터시트에는 V GS = 0일 때 I DSS 가 40mA 이고 최대 V GS(off) 값이 -6.0V임을 보여줍니다. 이렇게 선언된 값을 사용하여 V GS = 0, V GS = -2V 및 V GS = -5V 일 때 JFET의 드레인 전류 값을 계산합니다 . 또한 J107의 전달 특성 곡선을 보여줍니다.

1). V GS = 0V 일 때

V GS = 0V이면 전도성 채널이 열리고 최대 드레인 전류가 흐릅니다.

따라서 I D = I DSS = 40mA 입니다 .

 

2). V GS = -2V 일 때

 

삼). V GS = -5V 일 때

 

 

4). J107 전달 특성 곡선

 

따라서 게이트-소스 전압이 VGS가 게이트-소스 컷오프 전압에 접근하고, VGS (off) 드레인 전류, ID 가 감소함을 알 수 있습니다 . 이 간단한 예에서는 두 지점에서 드레인 전류를 계산했지만 0과 컷오프 사이의 추가 V GS 값을 사용하여 계산하면 곡선의 모양이 더 정확해집니다.

JFET 전류 소스

JFET는 게이트-소스 접합이 역방향 바이어스될 때마다 전압 제어 정전류 소스로 작동하도록 만들 수 있으며 N 채널 장치의 경우 -V GS가 필요 하고 P 채널 장치의 경우 +V GS가 필요합니다. . 여기서 문제는 JFET에 두 개의 별도 전압 공급 장치(V DD 용과 V GS 용)가 필요하다는 점입니다 .

그러나 소스와 접지(0V) 사이에 저항기를 배치하면 JFET가 V DD 공급 전압 만 사용하여 정전류 소스로 작동하는 데 필요한 V GS 자체 바이어싱 배열을 달성할 수 있습니다 . 아래 회로를 고려하십시오.

JFET 전류 소스

언뜻 보면 이 구성이 JFET 튜토리얼 에서 본 JFET 공통 드레인(소스 팔로어) 회로와 매우 유사해 보인다고 생각할 수도 있습니다 .

그러나 이번에 차이점은 FET의 게이트 단자가 여전히 접지에 직접 연결되어 있는 반면(V G = 0), 소스 저항 RS 양단의 전압 강하로 인해 소스 단자는 0 전압 접지보다 약간 높은 전압 레벨에 있다는 것입니다 .

따라서 외부 소스 저항기를 통해 흐르는 채널 전류의 경우 JFET의 게이트-소스 전압은 0보다 작습니다(V GS < 0).

외부 소스 저항기 RS는 드레인- 소스 전압의 변화에도 불구하고 채널을 통해 드레인 전류를 일정하게 유지하면서 JFET의 게이트 단자를 자체 바이어스하는 데 사용되는 피드백 전압을 제공합니다. 따라서 우리에게 필요한 유일한 전압 소스는 드레인 전류와 바이어스를 제공하는 공급 전압 V DD 입니다.

따라서 JFET는 위에서 본 것처럼 게이트 ​​바이어스 전압 V GS 와 채널 전류를 설정하기 위해 소스 저항기 양단의 전압 강하(V RS )를 사용합니다. 따라서 RS의 저항 값을 높이면 채널 드레인 전류 ID가 감소 하고 그 반대도 마찬가지입니다. 그러나 JFET 정전류 소스 회로를 구성하려면 이 외부 소스 저항 RS에 적합한 값은 얼마 입니까 ?

특정 N채널 JFET에 대한 제조업체 데이터 시트에서는 V GS(off) 및 I DSS 값을 제공합니다 . 두 매개변수에 대한 이들 값을 알면 위의 드레인 전류 ID D에 대한 JFET 방정식을 바꾸어 표시된 것처럼 0과 I DSS 사이 의 주어진 드레인 전류 값 ID에 대한 V GS 값을 찾을 수 있습니다.

JFET 게이트-소스 전압 방정식

 

주어진 드레인 전류에 필요한 게이트-소스 전압을 찾은 후 필요한 소스 바이어스 저항 값은 R = V/I와 같이 옴의 법칙을 사용하여 간단히 알 수 있습니다. 따라서:

JFET 소스 저항 방정식

 

FET 정전류 소스 예 No2

V GS = 0일 때 IDSS 가 40mA 이고 최대 V GS(off) 값이 -6.0V 인 위의 J107 N 채널 JFET 장치를 사용합니다 . 20mA의 정채널 전류를 생성하고 다시 5mA의 정전류를 생성하는 데 필요한 외부 소스 저항기의 값을 계산합니다.

1). I D 에 대한 V GS = 20mA

 

2). I D 에 대한 V GS = 5mA

 

따라서 V GS(off) 와 I DSS가 모두 알려진 경우 위 방정식을 사용하여 특정 드레인 전류에 대한 게이트 전압을 바이어스하는 데 필요한 소스 저항을 찾을 수 있으며 간단한 예에서는 20mA에서 87.5Ω이었습니다. 5mA에서 776Ω. 따라서 외부 소스 저항기를 추가하면 전류 소스 출력을 조정할 수 있습니다.

고정 값 저항기를 전위차계로 교체한다면 JFET 정전류 소스를 완전히 조정 가능하게 만들 수 있습니다. 예를 들어, 위 예에서 두 개의 소스 저항기를 하나의 1kΩ 전위차계 또는 트리머로 교체할 수 있습니다. 또한 이 JFET 정전류 소스 회로의 드레인 전류는 완전히 조정 가능할 뿐만 아니라 V DS 의 변화에도 일정하게 유지됩니다 .

FET 정전류 소스 예 No3

5mm 둥근 빨간색 LED 부하의 밝기를 8mA에서 15mA 사이로 변경하려면 N채널 JFET가 필요합니다. JFET 정전류 소스 회로가 15V DC 전원에서 공급되는 경우 스위칭 JFET의 최대 VGS (off) 값이 -4.0V이고 최대 밝기 사이에서 LED를 조명하는 데 필요한 JFET의 소스 저항을 계산하십시오. V GS = 0일 때 I DSS 는 20mA입니다 . 회로도를 그리십시오.

1). I D 에 대한 V GS = 8mA

 

2). I D 에 대한 V GS = 15mA

 

그런 다음 36Ω에서 184Ω 사이에서 저항을 변경할 수 있는 외부 전위차계가 필요합니다. 가장 가까운 선호되는 전위차계 값은 200Ω입니다.

조정 가능한 JFET 정전류 소스

 

고정 값 소스 저항 대신 사용되는 전위차계 또는 트리머인 RS를 사용하면 JFET 의 전도성 채널을 통해 흐르는 전류를 변경하거나 미세 조정할 수 있습니다.

그러나 FET 장치를 통해 우수한 전류 조절을 보장하여 더욱 안정적인 전류 흐름을 보장하려면 LED(이 예에서는 15mA)를 통해 흐르는 최대 채널 전류를 10%에서 50% 사이로 제한하는 것이 좋습니다. JFET I DSS 값.

MOSFET을 사용하여 정전류 소스를 생성하면 훨씬 더 큰 채널 전류와 더 나은 전류 조절이 가능하며, 정상 온 결핍 모드 장치로만 사용할 수 있는 JFET와 달리 MOSFET은 공핍 모드(정상 온) 및 강화 모드( 상시 꺼짐) 장치를 P 채널 또는 N 채널 유형으로 제공하여 더 넓은 범위의 전류 소스 옵션을 허용합니다.

FET 정전류 소스 요약

우리는 FET 정전류 소스 에 대한 이 튜토리얼 에서 채널 저항 특성으로 인해 전계 효과 트랜지스터를 사용하여 부하에 정전류를 공급하고 고정 전류를 공급해야 하는 전자 회로에서 수많은 응용 분야를 찾을 수 있음을 확인했습니다. 연결된 부하에.

공핍 모드 FET를 사용하거나 BJT( 바이폴라 접합 트랜지스터) 를 사용하거나 이 두 장치를 조합하여 정전류 회로를 구축할 수 있습니다. JFET는 바이폴라 접합 트랜지스터와 같은 전류 제어 장치가 아니라 전압 제어 장치라는 점을 기억하십시오.

JFET(Junction Field Effect Transistor)의 주요 특징 중 하나는 Depeltion 장치이기 때문에 전도성 채널이 항상 열려 있으므로 "OFF"로 전환하려면 게이트-소스 전압 V GS 가 필요하다는 것입니다.

N채널 JFET에 필요한 V GS(off) 전압 범위는 채널의 전체 전도를 위한 0V부터 JFET를 완전히 OFF로 전환하여 채널을 닫는 데 필요한 음의 값(보통 수 볼트)까지입니다. 따라서 JFET의 게이트 단자를 0과 V GS(off) 사이의 고정 값으로 바이어싱 함으로써 채널 공핍층 폭과 그에 따른 저항 값을 제어하여 고정되고 일정한 양의 전류를 전달할 수 있습니다. P-채널 JFET의 경우 V GS(off) 값의 범위는 전체 채널 전도에 대한 0V부터 특정 V DS 값에 대한 몇 볼트의 양수 값까지입니다.

주어진 JFET 장치에 대한 정전류의 조절 및 허용 오차는 채널을 통과하는 드레인 전류 I D 의 양과 관련됩니다. 특정 장치를 통한 드레인 전류가 낮을수록 조절 성능이 향상됩니다. 최대 I DSS 값 의 약 10% ~ 50% 사이에서 JFET를 바이어스하면 장치 조정 및 성능이 향상됩니다. 이는 소스와 게이트 터미널 사이에 외부 저항을 연결함으로써 달성됩니다.

위에 표시된 게이트-소스 피드백 저항기는 JFET에 필요한 자체 바이어싱을 제공하여 포화 전류 IDSS보다 훨씬 낮은 모든 전류 레벨에서 정전류 소스로 작동할 수 있도록 합니다 . 이 외부 소스 저항 R S는 고정된 저항 값이거나 전위차계를 사용하여 가변적일 수 있습니다.