연산 증폭기 기본 사항

728x90

연산 증폭기 기본 사항

연산 증폭기(Operational Amplifier ) ​​또는 연산 증폭기(Op-amp)는 일반적으로 아날로그 전자 회로의 기본 구성 요소 중 하나입니다.

이 연산 증폭기 기본 튜토리얼에서는 연산 증폭기가 거의 이상적인 DC 증폭에 필요한 모든 속성을 갖춘 선형 장치임을 살펴보겠습니다 . 이는 신호 조절, 필터링 또는 더하기, 빼기, 통합 및 미분과 같은 수학적 연산을 수행하는 데 광범위하게 사용됩니다.

연산 증폭기 (Operational Amplifier) , 줄여서 연산 증폭기(op-amp)는 기본적으로 출력 단자와 입력 단자 사이의 저항기 및 커패시터와 같은 외부 피드백 구성 요소와 함께 사용하도록 설계된 전압 증폭 장치입니다. 이러한 피드백 구성 요소는 증폭기의 결과적인 기능 또는 "작동"을 결정하며, 저항성, 용량성 또는 둘 모두의 다양한 피드백 구성 덕분에 증폭기는 다양한 작동을 수행할 수 있으므로 "연산 증폭기"라는 이름이 붙었습니다.

연산 증폭기는 기본적 으로 두 개의 고임피던스 입력으로 구성된 3단자 장치입니다. 입력 중 하나는 반전 입력 이라고 하며 음수 또는 "마이너스" 기호(  –  )로 표시되어 있습니다. 다른 입력은 비반전 입력 이라고 하며 양수 또는 "더하기" 기호(  +  )로 표시됩니다.

세 번째 터미널은 전압이나 전류를 싱크하고 소싱할 수 있는 연산 증폭기 출력 포트를 나타냅니다. 선형 연산 증폭기에서 출력 신호는 증폭기 이득(  A  )에 입력 신호 값을 곱한 증폭 계수이며, 이러한 입력 및 출력 신호의 특성에 따라 작동 신호의 네 가지 분류가 있을 수 있습니다. 증폭기 이득.

 

연산 증폭기 분류의 기본

• 전압   - 전압 "입력" 및 전압 "출력"
• 현재   – 현재 "in" 및 현재 "out"
• 트랜스컨덕턴스   - 전압 "입력" 및 전류 "출력"
• 초저항   - 전류 "입력" 및 전압 "출력"

연산 증폭기를 다루는 대부분의 회로는 전압 증폭기이므로 이 섹션의 튜토리얼은 전압 증폭기(Vin 및 Vout)로만 제한하겠습니다.

연산 증폭기의 출력 전압 신호는 두 개의 개별 입력에 적용되는 신호 간의 차이입니다. 즉, 연산 증폭기의 입력단은 실제로 아래와 같이 차동 증폭기이므로 연산 증폭기 출력 신호는 두 입력 신호의 차이입니다.

연산 증폭기 기본 – 차동 증폭기

아래 회로는 V1 및 V2 로 표시된 두 개의 입력이 있는 일반화된 형태의 차동 증폭기를 보여줍니다 . 두 개의 동일한 트랜지스터 TR1 과 TR2 는 둘 다 서로 연결된 이미터를 사용하여 동일한 작동 지점에서 바이어스되고 저항기 Re 를 통해 공통 레일 -Vee 로 반환됩니다 .

차동 증폭기

회로는 일정한 공급을 보장하는 이중 공급 +Vcc 및 -Vee 로 작동합니다. 증폭기의 출력에 나타나는 전압 Vout은 두 기본 입력이 서로 역위상 이므로 두 입력 신호 간의 차이입니다 .

따라서 트랜지스터 TR1 의 순방향 바이어스가 증가하면 트랜지스터 TR2 의 순방향 바이어스는 감소하고 그 반대도 마찬가지입니다. 그런 다음 두 트랜지스터가 완벽하게 일치하면 공통 이미터 저항을 통해 흐르는 전류 Re는 일정하게 유지됩니다.

입력 신호와 마찬가지로 출력 신호도 균형을 이루고 컬렉터 전압이 반대 방향(역위상) 또는 동일한 방향(동위상)으로 스윙하므로 두 컬렉터 사이에서 가져온 출력 전압 신호는 다음과 같습니다. 완벽하게 균형 잡힌 회로는 두 컬렉터 전압 간의 차이가 0입니다.

이는 입력이 0일 때 증폭기의 공통 모드 이득이 출력 이득이 되는 공통 작동 모드 로 알려져 있습니다 .

연산 증폭기에는 공통 접지 단자를 기준으로 하는 저임피던스의 출력 하나(추가 차동 출력이 있는 출력도 있음)도 있으며 동일한 신호가 반전 및 출력에 모두 적용되는 경우 공통 모드 신호를 무시해야 합니다. 비반전 입력에서는 출력에 변화가 없어야 합니다.

그러나 실제 증폭기에는 항상 약간의 변동이 있으며 공통 모드 입력 전압의 변화에 ​​대한 출력 전압의 변화 비율을 공통 모드 제거비 또는 줄여서 CMRR 이라고 합니다.

연산 증폭기 자체는 매우 높은 개방 루프 DC 이득을 가지며, 일부 형태의 네거티브 피드백을 적용함으로써 사용된 피드백에만 의존하는 매우 정확한 이득 특성을 갖는 연산 증폭기 회로를 생성할 수 있습니다. "개방 루프"라는 용어는 증폭기 주변에 피드백 구성 요소가 사용되지 않아 피드백 경로 또는 루프가 열려 있음을 의미합니다.

 

연산 증폭기는 일반적으로 " 차동 입력 전압 " 으로 알려진 두 입력 단자의 전압 차이에만 반응하며 공통 전위에는 반응하지 않습니다. 그런 다음 동일한 전압 전위가 두 단자에 모두 적용되면 결과 출력은 0이 됩니다. 연산 증폭기 이득은 일반적으로 개방형 루프 차동 이득 으로 알려져 있으며 기호( Ao ) 가 제공됩니다 .

이상적인 연산 증폭기의 등가 회로

연산 증폭기 매개변수 및 이상화된 특성

• 개방 루프 이득, (Avo)
  • 무한 – 연산 증폭기의 주요 기능은 입력 신호를 증폭하는 것이며 개방 루프 이득이 많을수록 좋습니다. 개방 루프 이득은 포지티브 또는 네거티브 피드백이 없는 연산 증폭기의 이득이며 이러한 증폭기의 경우 이득은 무한하지만 일반적인 실제 값 범위는 약 20,000~200,000입니다.
• 입력 임피던스, (Z IN )
  • 무한 - 입력 임피던스는 입력 전류에 대한 입력 전압의 비율이며 소스 공급 장치에서 증폭기 입력 회로( I IN = 0 )로 전류가 흐르는 것을 방지하기 위해 무한하다고 가정됩니다. 실제 연산 증폭기에는 몇 피코암페어에서 몇 밀리암페어까지의 입력 누설 전류가 있습니다.
• 출력 임피던스, (Z OUT )
  • 제로 - 이상적인 연산 증폭기의 출력 임피던스는 부하에 필요한 만큼의 전류를 공급할 수 있도록 내부 저항이 없는 완벽한 내부 전압 소스 역할을 하는 0으로 가정됩니다. 이 내부 저항은 부하와 효과적으로 직렬로 연결되어 부하에 사용 가능한 출력 전압을 줄입니다. 실제 연산 증폭기의 출력 임피던스는 100-20kΩ 범위입니다.
• 대역폭(BW)
  • 무한 – 이상적인 연산 증폭기는 무한 주파수 응답을 가지며 DC에서 가장 높은 AC 주파수까지 모든 주파수 신호를 증폭할 수 있으므로 무한 대역폭을 갖는 것으로 가정됩니다. 실제 연산 증폭기의 경우 대역폭은 증폭기 이득이 1이 되는 주파수와 동일한 이득-대역폭 곱(GB)에 의해 제한됩니다.
• 오프셋 전압, (V IO )
  • 제로 - 반전 입력과 비반전 입력 사이의 전압 차이가 0이거나 동일하거나 두 입력이 모두 접지된 경우 증폭기 출력은 0이 됩니다. 실제 연산 증폭기에는 어느 정도의 출력 오프셋 전압이 있습니다.

위의 "이상적인" 특성에서 입력 저항이 무한대이므로 양쪽 입력 단자에 전류가 흐르지 않고 ("전류 규칙") 차동 입력 오프셋 전압이 0 ("전압 규칙") 이라는 것을 알 수 있습니다 . 이 두 가지 속성은 연산 증폭기 회로의 분석 및 설계와 관련하여 연산 증폭기 의 작동을 이해하는 데 도움이 되므로 기억하는 것이 중요합니다 .

그러나 일반적으로 사용 가능한 uA741 과 같은 실제 연산 증폭기에는 무한 이득이나 대역폭이 없지만 외부 피드백 신호가 연결되지 않은 증폭기 출력 증폭으로 정의되는 일반적인 "개방 루프 이득"이 있습니다.

일반적인 연산 증폭기의 경우 이 개방 루프 이득은 DC(0Hz)에서 100dB만큼 높을 수 있습니다. 일반적으로 연산 증폭기 출력 이득은 주파수가 약 1MHz에서 "단위 이득" 또는 1까지 증가함에 따라 선형적으로 감소합니다. 이 효과는 다음 개방 루프 이득 응답 곡선에 표시됩니다.

연산 증폭기 기본 사항 – 개방형 루프 주파수 응답

이 주파수 응답 곡선에서 주파수에 대한 이득의 곱이 곡선의 어느 지점에서나 일정하다는 것을 알 수 있습니다. 또한 단위 이득(0dB) 주파수는 곡선을 따라 어느 지점에서든 증폭기의 이득을 결정합니다. 이 상수는 일반적으로 이득 대역폭 곱 ( GBP) 으로 알려져 있습니다 . 그러므로:

GBP = 이득 x 대역폭 = A x BW

예를 들어 위의 그래프에서 100kHz에서 증폭기의 이득은 20dB 또는 10으로 주어지며 이득 대역폭 곱은 다음과 같이 계산됩니다.

GBP = A x BW = 10 x 100,000Hz = 1,000,000 .

마찬가지로 연산 증폭기는 1kHz = 60dB 또는 1000에서 이득을 얻으므로 GBP는 다음과 같이 지정됩니다.

GBP = A x BW = 1,000 x 1,000Hz = 1,000,000 . 똑같다! .

연산 증폭기의 전압 이득 ( A V )은 다음 공식을 사용하여 구할 수 있습니다.

데시벨 또는 ( dB ) 은 다음과 같이 제공됩니다.

연산 증폭기 대역폭

연산 증폭기 대역폭은 아래 표시된 것처럼 증폭기의 전압 이득이 최대 출력 값의 70.7% 또는 -3dB (0dB가 최대값)를 초과하는 주파수 범위입니다.

여기서는 40dB 라인을 예로 사용했습니다. 주파수 응답 곡선에서 Vmax 다운 포인트의 -3dB 또는 70.7%는 37dB 로 제공됩니다 . 주 GBP 곡선과 교차할 때까지 선을 그리면 약 12~15kHz에서 10kHz 선 바로 위의 주파수 지점을 얻을 수 있습니다. 이제 증폭기의 GBP(이 특별한 경우 1MHz)를 이미 알고 있으므로 이를 더 정확하게 계산할 수 있습니다.

연산 증폭기 예제 No1.

공식 20 log(A)를 사용하여 증폭기의 대역폭을 다음과 같이 계산할 수 있습니다.

37 = 20 로그(A) 따라서 A = 역로그(37 ¼ 20) = 70.8

GBP ¼ A = 대역폭, 따라서 1,000,000 ¼ 70.8 = 14,124Hz 또는 14kHz

그러면 40dB 이득에서 증폭기의 대역폭은 앞서 그래프에서 예측한 대로 14kHz 로 제공됩니다.

연산 증폭기 예제 No2.

위의 주파수 응답 곡선에서 연산 증폭기의 이득이 절반으로 줄어들어 20dB가 되면 -3dB 지점은 이제 17dB가 됩니다. 그러면 연산 증폭기의 전체 이득은 7.08이 되며 따라서 A = 7.08이 됩니다 .

위와 동일한 공식을 사용하면 이 새로운 이득은 40dB 지점에서 주어진 주파수보다 10배 더 많은 약 141.2kHz 의 대역폭을 제공합니다 . 따라서 연산 증폭기의 전체 "개방 루프 이득"을 줄임으로써 대역폭이 증가하고 그 반대의 경우도 마찬가지임을 알 수 있습니다.

즉, 연산 증폭기 대역폭은 이득(  A 1/무한대 BW  )에 반비례합니다. 또한 이 -3dB 코너 주파수 지점은 일반적으로 "절반 전력 지점"으로 알려져 있는데, 이는 증폭기의 출력 전력이 다음과 같이 최대값의 절반이기 때문입니다.

연산 증폭기 요약

이제 우리는 연산 증폭기가 응답과 특성을 제어하기 위해 하나 이상의 외부 피드백 네트워크를 사용하는 매우 높은 이득의 DC 차동 증폭기라는 것을 알고 있습니다. 반전, 비반전, 전압 팔로어, 합산, 차동, 적분기 및 미분 유형 증폭기와 같은 기본 "빌딩 블록" 회로를 형성하기 위해 다양한 방법으로 외부 저항기 또는 커패시터를 연산 증폭기에 연결할 수 있습니다.

연산 증폭기 기호

"이상적"이거나 완벽한 연산 증폭기는 무한 개방 루프 이득 A O , 무한 입력 저항 R IN , 제로 출력 저항 R OUT , 무한 대역폭 0 ~ 무한 및 제로 오프셋(출력은 정확히 입력이 0이면 0입니다).

표준 구성이나 내부 Junction FET 트랜지스터를 사용하여 표준 바이폴라, 정밀, 고속, 저잡음, 고전압 등의 모든 가능한 애플리케이션에 적합한 매우 많은 수의 연산 증폭기 IC가 있습니다.

연산 증폭기는 단일 장치 내 단일, 이중 또는 쿼드 연산 증폭기의 IC 패키지로 제공됩니다. 기본 전자 키트 및 프로젝트의 모든 연산 증폭기 중 가장 일반적으로 사용 가능하고 사용되는 것은 업계 표준 μA-741 입니다 . 연산 증폭기 기본 사항과 μA-741을 사용하여 구성할 수 있는 다양한 유형의 회로 구성에 대해 자세히 알아보세요.

연산 증폭기 기본 사항에 대한 다음 튜토리얼에서는 연산 증폭기 주변에 연결된 네거티브 피드백을 사용하여 180o "위상이 다른" 출력 신호를 생성하는 반전 증폭기 회로라는 표준 폐쇄 루프 증폭기 회로를 생성 합니다 . 입력으로.