앞서 언급했듯이, 이 " 전력 삼각형 "의 각도는 소실(또는 소비 ) 전력량과 흡수/반환 전력량 간의 비율을 그래픽으로 나타냅니다.
또한 극성 형태의 회로 임피던스 와 같은 각도가 됩니다 . 분수로 표현하면, 실제 전력과 피상 전력 사이의 이 비율을 이 회로의 역률 이라고 합니다.
실제 전력과 겉보기 전력은 각각 직각 삼각형의 인접한 변과 빗변을 형성하기 때문에 전력 계수 비율은 해당 위상 각도의 코사인과도 같습니다. 마지막 예제 회로 의 값을 사용합니다 .
모든 비율 측정과 마찬가지로 역률은 단위가 없는 양 이라는 점에 유의하세요 .
역률 값
순수 저항 회로의 경우 역률은 1(완벽)인데, 무효 전력이 0이기 때문입니다. 여기서 전력 삼각형은 수평선처럼 보일 것입니다. 반대쪽(무효 전력) 변의 길이가 0이기 때문입니다.
순수 유도 회로의 경우, 역률은 0입니다. 왜냐하면 실제 전력이 0이기 때문입니다. 여기서 전력 삼각형은 수직선처럼 보일 것입니다. 왜냐하면 인접한(실제 전력) 변의 길이가 0이기 때문입니다.
순수 용량성 회로에 대해서도 같은 말을 할 수 있습니다. 회로에 소산성(저항성) 구성 요소가 없다면, 실제 전력은 0과 같아야 하며, 회로의 모든 전력은 순수하게 무효 전력이 됩니다.
순수한 용량성 회로의 전력 삼각형은 다시 수직선이 됩니다(순수 유도성 회로의 경우 위를 가리키는 대신 아래를 가리킵니다).
역률의 중요성
역률은 AC 회로 에서 고려해야 할 중요한 측면일 수 있습니다 . 역률이 1보다 작다는 것은 회로의 배선이 회로에 리액턴스가 0일 때 저항 부하에 동일한 양의 (실제) 전력을 공급하는 데 필요한 것보다 더 많은 전류를 전달해야 한다는 것을 의미하기 때문입니다.
마지막 예제 회로가 순수 저항성이었다면 같은 1.410 암페어의 전류로 169.256와트를 부하에 전달할 수 있었을 것입니다. 반면 같은 전류량으로 현재 소모하는 전력은 119.365와트에 불과합니다.
역률이 낮으면 전력 공급 시스템이 비효율적입니다.
역률이 낮음
역설적이게도, 낮은 역률의 문제는 회로에 다른 부하를 추가하여 동일하고 반대의 양의 무효 전력을 소모함으로써 교정할 수 있으며, 이를 통해 부하의 유도 리액턴스 효과를 상쇄할 수 있습니다.
유도성 리액턴스는 용량성 리액턴스 에 의해서만 상쇄될 수 있으므로 , 예시 회로에 병렬로 커패시터를 추가 부하로 추가해야 합니다 .
이 두 개의 반대 리액턴스를 병렬로 배치하면 회로의 총 임피던스가 총 저항과 같아져 임피던스 위상각이 0에 가까워지거나 같아집니다.
(보정되지 않은) 무효 전력이 119.998VAR(유도성)이라는 것을 알고 있으므로 동일한 양의 (용량성) 무효 전력을 생성하는 올바른 커패시터 크기를 계산해야 합니다.
이 커패시터는 소스(알려진 전압)와 직접 병렬로 연결되므로 전압과 리액턴스로 시작하는 전력 공식을 사용합니다.
22µF의 반올림된 커패시터 값을 사용하고 회로에서 무슨 일이 일어나는지 살펴보겠습니다. (아래 그림)
병렬 커패시터는 유도 부하의 지연 전력 계수를 교정합니다. V2와 노드 번호: 0, 1, 2, 3은 SPICE와 관련이 있으며, 당장은 무시해도 됩니다.
회로의 역률은 전반적으로 상당히 개선되었습니다. 주 전류는 1.41암페어에서 994.7밀리암페어로 감소했고, 부하 저항에서 소모되는 전력은 119.365와트로 변함없이 유지되었습니다. 역률은 1에 훨씬 더 가깝습니다.
임피던스 각도가 여전히 양수이므로 회로 전체가 용량성보다 유도성이 더 크다는 것을 알 수 있습니다.
만약 우리의 역률 보정 노력이 완벽히 목표에 부합했다면, 우리는 정확히 0의 임피던스 각도, 즉 순수 저항성에 도달했을 것입니다.
병렬로 너무 큰 커패시터를 추가했다면 임피던스 각도가 음수가 되었을 텐데, 이는 회로가 유도성보다 용량성이 더 크다는 것을 의미합니다.
(위 그림) 회로의 SPICE 시뮬레이션은 전체 전압과 전체 전류가 거의 동위상임을 보여 줍니다 .
SPICE 회로 파일에는 커패시터 전류를 측정할 수 있도록 커패시터와 직렬로 연결된 0볼트 전압원(V2)이 있습니다.
과도 분석 문장에서 시작 시간을 200msec(0 대신)로 지정하면 데이터를 수집하기 전에 DC 조건이 안정화됩니다. SPICE 목록 "pf.cir power factor"를 참조하세요.
피에프
.서
역률 V1 1 0 sin(0 170 60)
C1 1 3 22uF v2 3 0 0
L1 1 2 160mH
R1 2 0 60
# 해상도 중지 시작
.트랜스 1m 200m 160m
.끝
인가된 전압 V total 에 대한 다양한 전류의 Nutmeg 플롯은 (아래 그림)에 나와 있습니다. 기준은 V total 이며 , 다른 모든 측정값은 이와 비교됩니다.
이는 인가된 전압 V total 이 회로의 병렬 분기에 걸쳐 나타나기 때문입니다. 모든 구성 요소에 공통된 단일 전류는 없습니다.
우리는 그 전류를 V total 과 비교할 수 있습니다 .
동상 V total 및 I total 로 인한 0 위상각. V total 에 대한 지연 I L은 선행 I C 에 의해 수정됩니다 .
총 전류(I total )가 인가된 전압(V total ) 과 동위상이라는 점 에 유의하십시오 . 이는 위상각이 거의 0임을 나타냅니다. 이는 우연이 아닙니다.
인덕터의 지연 전류 I L 은 총 전류가 (I total )과 I L 사이 어딘가에 지연 위상을 갖게 했을 것입니다 . 그러나 선행 커패시터 전류 I C 는 지연 인덕터 전류를 보상합니다.
그 결과 인덕터와 커패시터 전류 사이 어딘가에 총 전류 위상각이 생깁니다. 게다가, 그 총 전류(I total )는 적절한 커패시터 값을 계산하여 총 인가 전압(V total ) 과 동상이 되도록 강제되었습니다 .
전체 전압과 전류가 동상이므로, 이 두 파형의 곱인 전력은 60Hz 주기 내내 항상 양수가 되며, 위 그림과 같이 실제 전력이 됩니다.
위상각이 0으로 수정되지 않았다면(PF=1), 위의 그림과 같이 한 파형의 양수 부분이 다른 파형의 음수 부분과 겹쳐지는 경우 곱은 음수가 되었을 것입니다. 음의 전력은 발전기로 다시 공급됩니다.
판매할 수는 없지만, 부하와 발전기 사이의 전선 저항으로 인해 전력이 낭비됩니다. 병렬 커패시터는 이 문제를 해결합니다.
라인 손실 감소는 발전기에서 역률 보정 커패시터가 적용되는 지점까지의 라인에 적용됩니다. 즉, 커패시터와 유도 부하 사이에 여전히 순환 전류가 있습니다.
이는 일반적으로 문제가 되지 않는데, 역률 보정이 유도 전동기처럼 문제가 되는 부하에 가깝게 적용되기 때문입니다.
AC 회로에서 커패시턴스가 너무 많으면 인덕턴스가 너무 많은 것과 마찬가지로 역률이 낮아진다는 점에 유의하세요.
AC 회로에 커패시턴스를 추가할 때는 과도하게 교정하지 않도록 주의해야 합니다. 또한 작업에 적합한 커패시터를 사용하는 데도 매우 주의해야 합니다(전력 시스템 전압과 번개로 인한 가끔씩 발생하는 전압 스파이크에 대해 적절하게 정격화되고, 지속적인 AC 서비스에 적합하며, 예상되는 전류 수준을 처리할 수 있어야 함).
회로가 주로 유도성일 경우 역률이 지연 된다고 합니다 (회로의 전류파가 인가된 전압파보다 뒤처지기 때문입니다).
반대로 회로가 주로 용량성인 경우, 우리는 그 역률이 선행 이라고 말합니다 . 따라서 우리의 예시 회로는 0.705 지연의 역률로 시작해서 0.999 지연의 역률로 수정되었습니다.
검토:
- AC 회로의 열악한 역률은 부하의 리액턴스 효과와 반대되는 병렬 리액턴스를 추가하여 "교정"되거나 1에 가까운 값으로 재설정될 수 있습니다. 부하의 리액턴스가 본질적으로 유도성인 경우(거의 항상 그럴 것입니다), 병렬 커패시턴스 는 열악한 역률을 교정하는 데 필요한 것입니다.