풀업 저항기

풀업 저항기

풀업 및 풀다운 저항은 디지털 게이트의 입력을 올바르게 바이어스하여 입력 조건이 없을 때 무작위로 플로팅하는 것을 방지하는 데 사용됩니다.

디지털 로직 게이트는 외부 회로나 장치에 연결하는 데 사용할 수 있지만 입력 또는 출력이 올바르게 작동하고 예상되는 스위칭 조건을 제공하도록 주의를 기울여야 하며 풀업 저항이 바로 이러한 역할을 합니다.

최신 디지털 논리 게이트, IC 및 마이크로 컨트롤러에는 "핀"이라고 하는 많은 입력과 하나 이상의 출력이 포함되어 있으며 디지털 회로가 올바르게 작동하려면 이러한 입력과 출력을 HIGH 또는 LOW로 올바르게 설정해야 합니다.

우리는 논리 게이트가 모든 디지털 논리 회로의 가장 기본적인 구성 요소이며 AND 게이트, OR 게이트 및 NOT 게이트의 세 가지 기본 게이트 조합을 사용하여 매우 복잡한 조합 회로를 구성할 수 있다는 것을 알고 있습니다. 그러나 디지털이기 때문에 이러한 회로는 논리 "0" 상태 또는 논리 "1" 상태라고 하는 두 가지 논리 상태 중 하나만 가질 수 있습니다.

이러한 논리 상태는 두 가지 서로 다른 전압 레벨로 표시됩니다. 한 레벨 아래의 전압은 논리 "0"으로 간주되고, 다른 레벨 위의 전압은 논리 "1"로 간주됩니다. 예를 들어 두 전압 레벨이 0V와 +5V인 경우 0V는 논리 "0"을 나타내고 +5V는 논리 "1"을 나타냅니다.

 

디지털 논리 게이트 또는 회로에 대한 입력이 논리 "0" 또는 논리 "1" 입력으로 감지될 수 있는 범위 내에 있지 않은 경우 게이트 또는 회로가 논리 "0" 또는 논리 "1" 입력을 감지하지 못하기 때문에 디지털 회로가 거짓 트리거될 수 있습니다. HIGH가 충분히 높지 않거나 LOW가 충분히 낮지 않을 수 있으므로 올바른 입력 값을 인식하십시오.

예를 들어 왼쪽의 디지털 회로를 살펴보겠습니다. 두 개의 스위치 "a"와 "b"는 일반 논리 게이트에 대한 입력을 나타냅니다. 스위치 "a"가 닫히면(ON) 입력 "A"가 접지(0v) 또는 논리 레벨 "0"(LOW)에 연결되고 마찬가지로 스위치 "b"가 닫히면(ON) 입력 "B"가 연결됩니다. 또한 접지, 논리 레벨 "0"(LOW)에 연결되어 있으며 이것이 우리가 요구하는 올바른 조건입니다.

그런데 스위치 “a”가 열리면(OFF) 입력 “A”에 인가되는 전압의 값은 HIGH 또는 LOW가 어떻게 될까요? 스위치 "a"가 개방 회로이므로 입력 "A"가 접지로 단락되지 않으므로 +5V(HIGH)라고 가정하지만 그렇지 않을 수도 있습니다. 이제 입력이 정의된 HIGH 또는 LOW 조건에서 효과적으로 연결되지 않으므로 0V와 +5V(Vcc) 사이에서 "부동"할 가능성이 있어 입력이 HIGH 또는 LOW를 나타내든 모든 전압 레벨에서 자체 바이어스가 가능합니다. LOW 상태.

이러한 불확실한 상황으로 인해 스위치가 열려 있을 때 "A"의 디지털 입력이 논리 레벨 "0"(LOW)으로 유지될 수 있으며, 실제로 논리 "1"(HIGH)이 필요할 때 논리 게이트가 잘못 전환될 수 있습니다. "Q"에서 출력됩니다. 또한 일단 거기에 도달하면 이 부동하고 약한 입력 신호는 인접한 입력의 약간의 간섭이나 노이즈에도 쉽게 값을 변경하거나 진동을 유발하여 게이트를 실제로 사용할 수 없게 만들 수도 있습니다. 입력 "B"를 전환하는 경우에도 동일한 상황이 적용됩니다.

그런 다음 실수로 디지털 회로가 전환되는 것을 방지하려면 "플로팅 입력"이라고 하는 연결되지 않은 입력을 회로에 맞게 논리 "1" 또는 논리 "0"에 연결해야 합니다. 일반적으로 풀업 저항기 및 풀다운 저항기 라고 불리는 것을 사용하여 스위치가 열려 있거나 닫혀 있거나 아무것도 연결되지 않은 경우에도 입력 핀에 정의된 기본 상태를 제공하면 이를 쉽게 수행할 수 있습니다.

디지털 전자 회로를 구축할 때 일반적으로 단일 IC 패키지 내에 일부 예비 게이트 또는 래치가 남아 있거나 회로 설계로 인해 다중 입력 게이트 입력이 모두 사용되지는 않습니다. 이러한 사용되지 않는 로직 입력은 풀업으로 알려진 Vcc 전압에 대한 높은 값 저항기를 사용하거나 풀다운으로 알려진 0V(GND)에 대한 낮은 값 저항기를 통해 서로 연결되거나 고정 전압에 연결될 수 있습니다. 이러한 사용되지 않은 입력을 그냥 떠다니는 채로 놔두어서는 안 됩니다.

풀업 저항기

디지털 논리 게이트 및 회로의 입력이 자체 바이어스 및 부동 상태가 되지 않도록 하는 가장 일반적인 방법은 일정하고 낮은 "0" 입력(OR 및 NOR 게이트)을 위해 사용하지 않는 핀을 접지(0V)에 직접 연결하는 것입니다. ) 또는 일정한 높은 "1" 입력(AND 및 NAND 게이트)을 위해 Vcc(+5V)에 직접 연결됩니다. 좋습니다. 위에서 전환된 두 입력을 다시 살펴보겠습니다.

이번에는 해당 스위치 "a"와 "b"가 열려 있을 때(OFF) 두 입력 A와 B가 "부동"되는 것을 막기 위해 두 입력을 +5V 전원에 연결합니다.

스위치 "a"가 열리면(OFF) 입력이 Vcc(+5V)에 연결되고 스위치가 닫히면(ON) 입력이 이전과 같이 접지에 연결되고 그런 다음 이것이 잘 작동할 것이라고 생각할 수도 있습니다. 입력 "A" 또는 "B"는 스위치 위치에 관계없이 항상 기본 상태를 갖습니다.

그러나 스위치 중 하나가 닫히면(ON) +5V 전원과 접지 사이에 직접 단락이 발생하여 과도한 전류 흐름이 발생하여 퓨즈가 끊어지거나 그렇지 않은 회로가 손상되기 때문에 이는 나쁜 조건입니다. 좋은 소식. 이 문제를 극복하는 한 가지 방법은 그림과 같이 입력 핀과 +5V 공급 레일 사이에 연결된 풀업 저항을 사용하는 것입니다.

풀업 저항 애플리케이션

 

각 입력당 하나씩 두 개의 풀업 저항기를 사용하면 스위치 "A" 또는 "B"가 열려 있을 때(OFF) 입력이 풀업 저항기를 통해 +5V 공급 레일에 효과적으로 연결됩니다. 결과적으로 로직 게이트 입력에 입력 전류가 거의 없기 때문에 풀업 저항에서 전압 강하가 거의 없으므로 거의 모든 +5V 공급 전압이 입력 핀에 적용되어 HIGH 로직을 생성합니다. 1인치 상태입니다.

 

스위치 "A" 또는 "B"가 닫히면(ON) 입력이 접지(LOW)로 단락되어 입력에서 이전과 같이 논리 "0" 조건을 생성합니다. 그러나 풀업 저항은 닫힌 스위치를 통해 접지로 작은 전류(옴 법칙에 따라 결정됨)만 전달하므로 이번에는 공급 레일을 단락시키지 않습니다.

이러한 방식으로 풀업 저항을 사용하면 스위치 위치에 따라 입력이 항상 "1" 또는 "0", 높음 또는 낮음의 기본 논리 상태를 가지므로 게이트의 적절한 출력 기능을 달성할 수 있습니다. 따라서 입력이 떠다니거나 자체 바이어스되는 것을 방지하여 필요한 스위칭 조건을 정확히 제공합니다.

Vcc와 입력(또는 출력) 사이의 연결이 풀업 저항을 사용하는 데 선호되는 방법이지만 입력의 올바른 작동을 보장하는 데 필요한 저항 값을 어떻게 계산하는지에 대한 의문이 생깁니다.

풀업 저항 값 계산

모든 디지털 로직 게이트, 회로 및 마이크로 컨트롤러는 작동 전압뿐만 아니라 각 입력 핀의 전류 싱킹 및 소싱 기능에 의해서도 제한됩니다. 디지털 논리 회로는 일반적으로 두 가지 서로 다른 전압(논리 "1"에 대한 고전압 V H 및 논리 "0"에 대한 저전압 V L )으로 표시되는 두 개의 이진 상태를 사용하여 작동합니다. 그러나 이 두 가지 전압 상태 각각에는 이 두 이진 상태의 상위 및 하위 전압을 정의하는 전압 범위가 있습니다.

예를 들어 TTL 74LSxxx 시리즈 디지털 논리 게이트의 경우 논리 레벨 "1"과 논리 레벨 "0"을 나타내는 전압 범위가 표시됩니다.

여기서: V IH(min)  = 2.0V는 논리 "1"(하이) 입력으로 인식되도록 보장되는 최소 입력 전압이고 V IL(max)  = 0.8V는 논리 "1"(하이) 입력으로 인식되도록 보장되는 최대 입력 전압입니다. "0"(낮음) 입력.

즉, 0~0.8V 사이의 TTL 74LSxxx 입력 신호는 "LOW"로 간주되고, 2.0~5.0V 사이의 입력 신호는 "HIGH"로 간주됩니다. 0.8~2.0V 사이의 전압은 논리 "1" 또는 논리 "0"으로 인식되지 않습니다.

논리 게이트가 서로 연결되면 전류는 한 논리 게이트의 출력과 다른 논리 게이트의 입력 사이에 흐릅니다. 기본 TTL 논리 게이트 입력에 필요한 전류량은 입력이 논리 "0"(LOW)인지 논리 "1"(HIGH)인지에 따라 달라집니다. 이는 논리 "0"에 대한 전류 소싱 동작을 생성하고 로직 "1"에 대한 전류 싱킹 동작.

로직 게이트의 입력이 HIGH일 때 입력은 기본적으로 접지에 직접 연결된 경로로 작용하므로 TTL 입력으로 전류가 흐릅니다. 이 입력 전류 I IH(최대) 는 게이트로 "들어가기" 때문에 값이 양수이며 대부분의 TTL 74LSxxx 입력의 값은 20μA입니다.

마찬가지로 로직 게이트의 입력이 LOW인 경우 입력은 기본적으로 Vcc에 직접 연결된 경로로 작용하므로 TTL 입력에서 전류가 흘러나옵니다. 이 입력 전류 I IL(max) 는 게이트 "밖으로" 흐르기 때문에 값이 음수이며 대부분의 TTL 74LSxxx 입력의 경우 -400μA(-0.4mA) 값을 갖습니다.

HIGH 및 LOW 전압 및 전류 값은 TTL 로직 제품군마다 다르며 CMOS 로직 제품군의 경우 훨씬 더 낮습니다. 또한 마이크로 컨트롤러, PIC, Arduino, Raspberry Pie 등의 입력 전압 및 전류 요구 사항도 다르므로 먼저 해당 데이터 시트를 참조하십시오.

위의 정보를 알면 단일 TTL 74LS 시리즈 로직 게이트에 필요한 최대 풀업 저항 값을 다음과 같이 계산할 수 있습니다.

단일 게이트 풀업 저항 값

 

그런 다음 옴스 법칙을 사용하면 단일 TTL 74LS 시리즈 논리 게이트에 대해 3V를 낮추는 데 필요한 최대 풀업 저항은 150kΩ이 됩니다. 이 계산된 값은 작동하지만 저항기의 전압 강하는 최대이고 입력 전류는 최소이므로 오류의 여지가 없습니다.

이상적으로 우리는 게이트가 풀업 저항을 통해 HIGH(논리-1) 입력을 100% 보장하기 위해 논리 "1"이 Vcc에 최대한 가까워지기를 원합니다. 이 풀업 저항의 저항 값을 줄이면 저항의 허용 오차 또는 공급 전압이 계산된 것과 다를 경우 더 큰 오류 마진을 얻을 수 있습니다. 그러나 저항 값이 너무 낮으면 게이트로의 전류 흐름이 증가하여 전력 소모가 증가하므로 바람직하지 않습니다.

따라서 저항 전체에서 단 1V(1.0V)의 전압 강하를 가정하면 4V에서 입력 전압의 두 배를 제공하며 빠른 계산을 통해 단일 풀업 저항 값은 50kΩ이 됩니다. 저항 값을 더 줄이면 전압 강하는 작아지지만 전류는 증가합니다.

그런 다음 허용되는 최대 저항 값이 있을 수 있지만 풀업 저항의 저항 값은 일반적으로 허용 가능한 10k ~ 100kΩ 범위의 저항 값에서 그렇게 중요하지 않다는 것을 알 수 있습니다.

위의 간단한 예는 단일 TTL 게이트를 바이어스하는 데 필요한 풀업 저항의 최대값을 제공합니다. 그러나 동일한 저항을 사용하여 여러 입력을 논리 "1" 값으로 바이어스할 수도 있습니다.

예를 들어, 디지털 회로를 구성했고 10개의 사용되지 않은 논리 게이트 입력이 있다고 가정해 보겠습니다. 단일 표준 TTL 74LS 게이트의 입력 전류 I IH(최대) 는 20μA(1의 팬인이라고도 함)이므로 10개의 TTL 로직 게이트에는 다음과 같은 총 전류가 필요합니다. 10 x 20μA = 200μA 10명의 팬인.

따라서 사용되지 않은 10개의 입력을 공급하는 데 필요한 풀업 저항의 최대 저항 값은 다음과 같이 계산됩니다.

다중 게이트 풀업 저항 값

 

여기서 팬인은 10으로 지정되지만 "n"개의 TTL 입력이 함께 연결된 경우 저항을 통과하는 전류는 I IH(max) 의 "n" 배입니다 . 이전과 마찬가지로 이 15kΩ 저항은 정확한 계산된 값일 수 있지만 오류의 여지가 없으므로 전압 강하를 1V(또는 원하는 값)로 줄이면 저항 값이 5kΩ만 제공됩니다.

풀업 저항기 예제 No1

단극 쌍투 스위치와 함께 두 개의 TTL 74LS00 NAND 게이트를 사용하여 간단한 Set-Rest 쌍안정 플립플롭을 만듭니다. 계산: 1). 스위치가 열려 있을 때 논리 HIGH 입력을 나타내는 전압이 4.5V로 유지되어야 하는 경우 최대 풀업 저항 값은 2)입니다. 스위치가 닫혀 있을 때 저항기를 통해 흐르는 전류입니다(접점 저항이 0이라고 가정). 회로도 그려보세요.

주어진 데이터: Vcc = 5V, V IH  = 4.5V, I IH(최대)  = 20μA

1). 풀업 저항기 값, R MAX

2). 저항 전류, I R

세트-리셋 쌍안정 회로

풀다운 저항기

풀다운 저항은 이전 풀업 저항과 동일한 방식으로 작동합니다. 단, 이번에는 논리 게이트 입력이 접지, 논리 레벨 "0"(LOW)에 연결되거나 기계적 스위치의 작동으로 HIGH가 될 수 있습니다. .

이 풀다운 저항 구성은 스위치가 일시적으로 닫혀 상태 변경이 발생할 때 포지티브 원샷 트리거가 필요한 래치, 카운터 및 플립플롭과 같은 디지털 회로에 특히 유용합니다.

풀업 저항과 동일한 방식으로 작동하는 것처럼 보일 수 있지만 패시브 풀다운 저항의 저항 값은 유사한 CMOS 게이트보다 TTL 로직 게이트에서 더 중요합니다. 이는 TTL 입력이 LOW 상태의 입력에서 훨씬 더 많은 전류를 공급하기 때문입니다.

위에서 우리는 TTL 74LSxxx 시리즈 로직 게이트의 로직 "0"(낮음)을 나타내는 최대 전압 레벨이 0~0.8V(V IL(MAX)  = 0.8V)임을 확인했습니다. 또한 LOW일 때 게이트는 400μA 값으로 전류를 공급합니다(I IL  = 400μA). 따라서 단일 TTL 로직 게이트의 최대 풀다운 저항 값은 다음과 같이 계산됩니다.

단일 게이트 풀다운 저항 값

 

그러면 최대 풀다운 저항 값은 2kΩ으로 계산됩니다. 다시 말하지만, 풀업 저항 계산과 마찬가지로 이 2kΩ 저항 값은 전압 강하가 최대이므로 오류의 여지가 없습니다.

따라서 저항이 너무 크면 풀다운 저항기의 전압 강하로 인해 게이트 입력 전압이 일반적인 LOW 전압 범위를 초과할 수 있으므로 올바른 스위칭을 보장하려면 입력 전압을 0.5V 이하로 유지하는 것이 좋습니다.

풀다운 저항 애플리케이션

따라서 저항 전체에 걸쳐 전압 강하가 0.4V에 불과하다고 가정하면 빠른 계산을 통해 1kΩ의 단일 풀다운 저항 값을 얻을 수 있습니다.

저항 값을 더 줄이면 입력을 접지(낮음)에 연결하는 전압 강하가 더 작아집니다. 400μA 또는 0.4mA(I IL ) 의 데이터시트 값은 최소 LOW 전류 값이지만 더 높을 수도 있습니다.

또한 입력을 함께 연결하면 저항을 통해 더 큰 전류가 발생합니다. 예를 들어 팬인이 10이면 10 x 400μA = 4.0mA가 되며 100Ω의 풀다운 저항이 필요합니다.

하지만 접지(0V)에 직접 연결하면 필요한 LOW가 생성되는데 왜 풀다운 저항을 사용하는가?라고 생각할 수도 있습니다. 풀다운 저항 없이 접지에 직접 연결하면 대부분의 경우 확실히 작동하지만 게이트 입력이 접지에 영구적으로 연결되어 있으므로 저항을 사용하면 입력에서 흐르는 전류가 제한되어 전력 손실을 줄이면서 여전히 전력 손실을 유지할 수 있습니다. 논리 "0" 조건.

오픈 컬렉터 출력

지금까지 우리는 풀업 저항이나 풀다운 저항을 사용하여 논리 게이트의 전압 레벨을 제어할 수 있다는 것을 살펴보았습니다. 그러나 게이트 출력에 풀업 저항을 사용하여 다양한 게이트 기술을 연결할 수도 있습니다(예: TTL에서 CMOS로 또는 더 높은 전류와 전압이 필요한 전송 라인 구동 애플리케이션용).

이 문제를 극복하기 위해 일부 로직 게이트는 게이트 내부 출력 회로의 컬렉터를 개방된 상태로 제조합니다. 즉, 로직 게이트가 실제로 출력을 HIGH로 구동하지 않고 이를 수행하는 외부 풀업 저항기의 작업으로 LOW만 구동합니다. 이에 대한 한 가지 예는 표준 TTL 74LS00, 쿼드 2 입력 NAND 게이트와 달리 오픈 컬렉터 출력을 갖는 TTL 74LS01, 쿼드 2 입력 NAND 게이트입니다.

오픈 컬렉터(OC) 또는 CMOS용 오픈 드레인 출력은 일반적으로 버퍼/인버터/드라이버 IC(TTL 74LS06, 74LS07)에 사용되어 일반 논리 게이트에서 얻을 수 있는 것보다 더 큰 출력 전류 및/또는 전압 기능을 제공합니다. .

예를 들어 LED 표시기, 소형 릴레이 또는 DC 모터와 같은 큰 부하를 구동하는 경우입니다. 어느 쪽이든 풀업 저항의 원리와 용도는 입력의 경우와 거의 동일합니다.

오픈 컬렉터 출력을 갖는 논리 게이트, 마이크로 컨트롤러 및 기타 디지털 회로는 공급 전압(Vcc)에 대한 내부 경로가 없기 때문에 출력을 HIGH로 끌어올릴 수 없습니다. 이 조건은 해당 출력이 LOW일 때 접지되거나 HIGH일 때 플로팅됨을 의미하므로 외부 풀업 저항(Rp)을 풀다운 트랜지스터의 오픈 컬렉터 단자에서 Vcc 전원으로 연결해야 합니다.

풀업 저항이 연결된 경우 출력 트랜지스터가 OFF(열림)일 때 출력은 HIGH이고 트랜지스터가 ON(닫힘)일 때 출력은 일반 논리 게이트와 동일한 방식으로 작동합니다. 낮은. 따라서 트랜지스터가 ON되어 출력을 LOW 레벨로 끌어옵니다.

풀업 저항의 크기는 연결된 부하와 트랜지스터가 OFF일 때 저항의 전압 강하에 따라 달라집니다. 출력이 LOW일 때 트랜지스터는 풀업 저항을 통해 부하 전류를 싱크할 수 있어야 합니다. 마찬가지로, 출력이 HIGH일 때 풀업 저항을 통과하는 전류는 연결된 모든 것에 대해 충분히 높아야 합니다.

이전에 입력에서 본 것처럼 디지털 논리 게이트의 출력은 두 가지 서로 다른 전압(논리 "1"에 대한 고전압 V H 및 논리 "0"에 대한 저전압 V L) 으로 표시되는 두 개의 이진 상태를 사용하여 작동합니다 . 이 두 가지 전압 상태 각각에는 상한 및 하한 전압을 정의하는 전압 범위가 있습니다.

V OH(min) 은 논리 "1"(HIGH) 출력으로 인식되도록 보장되는 최소 출력 전압이며 TTL의 경우 이는 2.7V로 제공됩니다. V OL(max) 는 논리 "0"(LOW) 출력으로 인식되도록 보장되는 최대 출력 전압이며 TTL의 경우 이는 0.5V로 제공됩니다. 즉, TTL 74LSxxx 출력 전압이 0~0.5V 사이는 "LOW"로 간주되고, 2.7~5.0V 사이의 출력 전압은 "HIGH"로 간주됩니다.

따라서 오픈 컬렉터 로직 게이트를 사용할 때 필요한 풀업 저항 값은 다음 방정식으로 결정할 수 있습니다.

오픈 컬렉터 풀업 저항기 값

 

여기서 7401 오픈 컬렉터 NAND의 값은 Vcc = 5V, V OL  = 0.5V, I OL(max)  = 8mA로 제공됩니다. 저항을 통과하는 전류가 I OL(max) 를 초과해서는 안 되므로 적절한 풀업 저항 Rp를 계산하는 것이 중요합니다 .

앞서 오픈 컬렉터 로직 게이트는 LED 표시기와 같이 더 높은 전압 및 전류 레벨이 필요한 부하를 구동하는 데 이상적이라고 말했습니다. TTL 74LS06 육각형 인버터 버퍼/드라이버의 I OL(최대) 정격은 40mA(74LS01의 경우 8mA 대신)이고 V OH(최대) 정격은 일반적인 5V 대신 30V입니다(그러나 IC 자체는 반드시 5V 전원을 사용하십시오). 그러면 74LS06을 사용하면 최대 40mA의 전류 부하를 구동할 수 있습니다.

풀업 저항기 예제 No2

12V 공급 장치에서 단일 빨간색 LED 표시기를 제어하려면 74LS06 Hex 인버터 드라이버가 필요합니다. LED가 1.7V 전압 강하에서 15mA를 필요로 하고 완전히 켜졌을 때 HEX 인버터의 V OL이 0.1V라면 LED를 구동하는 데 필요한 전류 제한 저항의 값을 계산하십시오.

 

유사한 방식으로 오픈 컬렉터 드라이버를 사용하여 소형 전기 기계 릴레이, 램프 또는 DC 모터를 구동할 수 있습니다. 이러한 장치는 일반적으로 올바르게 작동하려면 약 10~20mA의 전류에서 5V 또는 12V 이상이 필요하기 때문입니다.

TTL 게이트의 두 개 이상의 오픈 컬렉터 출력을 직접 연결하고 단일 외부 풀업 저항을 통해 묶을 수 있습니다. 그 결과, 게이트가 AND 게이트에 연결된 것처럼 조합이 동작하므로 출력이 효과적으로 함께 AND됩니다. 이러한 유형의 구성을 유선 AND 논리라고 합니다.

풀업 저항기 요약

우리는 이 튜토리얼에서 개방 회로 상태로 놔둘 때 디지털 로직 게이트의 입력이 자체 바이어스되거나 선택한 로직 레벨에 대해 플로팅할 수 있고 많은 스위칭 오류를 추적할 수 있는 패시브 풀업 및 풀다운 저항에 대해 살펴보았습니다. 연결되지 않은 플로팅 입력 핀으로 돌아갑니다.

풀업 저항은 사용되지 않는 입력 핀(AND 및 NAND 게이트)을 DC 공급 전압(Vcc)에 연결하여 주어진 입력을 HIGH로 유지합니다. 풀다운 저항은 사용되지 않는 입력 핀(OR 및 NOR 게이트)을 접지(0V)에 연결하여 주어진 입력을 LOW로 유지합니다. 풀업 저항의 저항 값은 일반적으로 그다지 중요하지 않지만 입력 핀 전압을 V IH 이상으로 유지해야 합니다 . 10kΩ 풀업 저항을 사용하는 것이 일반적이지만 값의 범위는 1k~100kΩ입니다.

풀다운 저항은 낮은 입력 전압 레벨, V IL(최대) 및 더 높은 I IL 전류로 인해 좀 더 중요합니다. 100Ω 풀다운 저항을 사용하는 것이 가장 일반적이지만 저항 값 범위는 50Ω에서 최대 1kΩ까지입니다.

오픈 컬렉터(TTL 로직의 경우) 출력 또는 오픈 드레인(CMOS 로직의 경우) 출력이 있는 디지털 로직 게이트는 해당 출력 핀과 DC 전원 공급 장치 사이의 외부 풀업 저항기에 연결해야 합니다. 논리 게이트가 의도한 논리 기능을 수행하도록 합니다.

오픈 컬렉터/오픈 드레인 게이트 사용의 장점은 더 높은 전압과 전류를 전환하는 기능이나 유선 AND 작동을 제공하는 기능에 있습니다. 74LS06과 같은 일부 오픈 컬렉터 게이트는 출력이 외부 풀업 저항기를 통해 최대 30V의 공급 장치에 연결될 수 있기 때문에 더 큰 부하를 구동할 수 있습니다.