합산 증폭기

 

728x90

합산 증폭기

합산 증폭기는 두 개 이상의 입력에 존재하는 전압을 단일 출력 전압으로 결합하는 데 사용되는 또 다른 유형의 연산 증폭기 회로 구성입니다.

이전에 반전 연산 증폭기에서 반전 증폭기의 단일 입력 전압(Vin)이 반전 입력 단자에 적용되는 것을 보았습니다. 원래 입력 저항과 값이 동일한 더 많은 입력 저항을 입력에 추가하면(Rin) 그림과 같이 합산 증폭기 , " 합산 인버터 " 또는 " 전압 합산기 " 회로라고 하는 또 다른 연산 증폭기 회로가 생성됩니다. 아래에.

합산 증폭기 회로

이 간단한 합산 증폭기 회로에서 출력 전압(Vout)은 이제 입력 전압 V 1 , V 2 , V 3 등 의 합에 비례하게 됩니다 . 그런 다음 반전 증폭기에 대한 원래 방정식을 수정하여 고려할 수 있습니다. 이러한 새로운 입력은 다음과 같습니다.

그러나 모든 입력 임피던스(  R IN  )의 값이 동일하면 위 방정식을 단순화하여 다음과 같은 출력 전압을 제공할 수 있습니다.

 

합산 증폭기 방정식

 

이제 우리는 각각의 개별 입력 전압을 증폭하고 세 개의 개별 입력 전압 V 1 , V 2 및 V 3 의 대수적 "합계"에 비례하는 출력 전압 신호를 생성하는 연산 증폭기 회로를 갖게 되었습니다 . 각 개별 입력이 해당 저항 (Rin) 을 유일한 입력 임피던스로 "인식"하므로 필요한 경우 더 많은 입력을 추가할 수도 있습니다 .

이는 연산 증폭기의 반전 입력에 있는 "가상 접지" 노드에 의해 입력 신호가 서로 효과적으로 격리되기 때문입니다. 모든 저항이 동일한 값이고 Rf가 Rin 과 같을 때 직접 전압 추가를 얻을 수도 있습니다 .

합산 지점이 연산 증폭기의 반전 입력에 연결되면 회로는 모든 수의 입력 전압에 대해 음의 합을 생성합니다. 마찬가지로 합산 지점이 연산 증폭기의 비반전 입력에 연결되면 입력 전압의 양의 합이 생성됩니다.

개별 입력 저항이 동일하지 않은 경우 스케일링 합산 증폭기를 만들 수 있습니다. 그러면 방정식은 다음과 같이 수정되어야 합니다.

계산을 좀 더 쉽게 하기 위해 위의 공식을 재정렬하여 피드백 저항기 Rf를 방정식의 대상으로 삼아 출력 전압을 다음과 같이 제공할 수 있습니다.

이를 통해 증폭기 반전 입력 단자에 더 많은 입력 저항을 연결하면 출력 전압을 쉽게 계산할 수 있습니다. 각 개별 채널의 입력 임피던스는 해당 입력 저항의 값, 즉 R 1 , R 2 , R 3 … 등 입니다.

때로는 증폭 없이 두 개 이상의 전압 신호를 합산하기 위한 합산 회로가 필요한 경우도 있습니다. 위 회로의 모든 저항을 동일한 값 R 로 설정하면 연산 증폭기는 다음과 같이 단일의 전압 이득과 모든 입력 전압의 직접 합과 동일한 출력 전압을 갖게 됩니다.

합산 증폭기는 실제로 매우 유연한 회로로, 여러 개별 입력 신호를 효과적으로 "추가" 또는 "합산"(따라서 이름)할 수 있습니다. 입력 저항 R 1 , R 2 , R 3 등이 모두 동일하면 "단위 이득 반전 가산기"가 만들어집니다. 그러나 입력 저항의 값이 다른 경우 입력 신호의 가중 합계를 출력하는 "스케일링 합산 증폭기"가 생성됩니다.

합산 증폭기 예 No1

다음 합산 증폭기 회로의 출력 전압을 구하십시오.

 

가산 증폭기

이전에 찾은 회로 이득 공식을 사용하면 다음과 같습니다.

이제 회로의 저항 값을 다음과 같이 대체할 수 있습니다.

출력 전압은 증폭된 두 입력 신호의 합이며 다음과 같이 계산됩니다.

그러면 위의 합산 증폭기 회로 의 출력 전압은 -45mV 로 주어지며 반전 증폭기이므로 음수입니다.

비반전 합산 증폭기

그러나 반전 합산 증폭기를 구성하는 것 외에도 연산 증폭기의 비반전 입력을 사용하여 비반전 합산 증폭기를 생성할 수도 있습니다 . 위에서 우리는 반전 합산 증폭기가 입력 전압의 음의 합을 생성하고 비반전 합산 증폭기 구성이 입력 전압의 양의 합을 생성한다는 것을 살펴보았습니다.

이름에서 알 수 있듯이 비반전 합산 증폭기는 입력(ac 또는 dc)이 비반전(+) 단자에 적용되고 필요한 음의 단자에 적용된다는 점에서 비반전 연산 증폭기 회로 구성을 기반으로 합니다. 피드백과 이득은 표시된 것처럼 출력 신호(V OUT ) 의 일부를 반전(-) 단자로 피드백함으로써 달성됩니다.

비반전 합산 증폭기

 

 

그렇다면 반전 합산 증폭기 구성에 비해 비반전 구성의 장점은 무엇입니까? 연산 증폭기 출력 전압 V OUT 은 입력과 위상이 같고 출력 전압은 저항 비율에 의해 결정되는 모든 입력의 가중 합이라는 가장 분명한 사실 외에도 비반전의 가장 큰 장점은 합산 증폭기는 입력 단자 전체에 가상 접지 조건이 없기 때문에 입력 임피던스가 표준 반전 증폭기 구성의 입력 임피던스보다 훨씬 높습니다.

또한 연산 증폭기 폐쇄 루프 전압 이득이 변경되더라도 회로의 입력 합산 부분은 영향을 받지 않습니다. 그러나 합산 접합에서 각 개별 입력에 대한 가중 이득을 선택하는 데는 더 많은 수학이 필요합니다. 특히 서로 다른 가중치를 갖는 입력이 2개 이상인 경우 더욱 그렇습니다. 그럼에도 불구하고 모든 입력의 저항 값이 동일한 경우 관련된 수학은 훨씬 적습니다.

비반전 연산 증폭기의 폐쇄 루프 이득이 합산 입력 수와 동일하게 만들어지면 연산 증폭기 출력 전압은 모든 입력 전압의 합과 정확히 동일합니다. 즉, 2입력 비반전 합산 증폭기의 경우 연산 증폭기 이득은 2이고, 3입력 합산 증폭기의 경우 연산 증폭기 이득은 3입니다. 이는 각 입력 저항에 흐르는 전류가 모든 입력에서의 전압의 함수이기 때문입니다. 입력 저항이 모두 동일해지면(R 1 = R 2 ) 순환 전류는 연산 증폭기의 고임피던스 비반전 입력으로 흐를 수 없으므로 상쇄되고 v출력 전압은 입력의 합이 됩니다.

따라서 2입력 비반전 합산 증폭기의 경우 입력 단자로 흐르는 전류는 다음과 같이 정의할 수 있습니다.

 

 

두 입력 저항의 값을 동일하게 만들면 R 1 = R 2 = R 입니다 .

 

 

비반전 합산 증폭기 회로의 전압 이득에 대한 표준 방정식은 다음과 같습니다.

 

 

비반전 증폭기 폐쇄 루프 전압 이득 AV 는 다음과 같이 주어진다. 1 + R A /R B . R A = R B 를 만들어 이 폐루프 전압 이득을 2와 동일하게 만들면 출력 전압 VO 는 표시된 대로 모든 입력 전압의 합과 같아집니다.

비반전 출력 전압

 

 

따라서 3입력 비반전 합산 증폭기 구성의 경우 폐쇄 루프 전압 이득을 3으로 설정하면 V OUT 은 세 입력 전압 V 1 , V 2 및 V 3 의 합과 동일 해집니다 . 마찬가지로, 4개 입력 합산기의 경우 폐쇄 루프 전압 이득은 4가 되고, 5개 입력 합산기의 경우 5가 됩니다. 합산 회로의 증폭기가 R A가 0이고 R B가 무한대인 단일 팔로워로 연결되면 전압 이득이 없으면 출력 전압 V OUT 은 모든 입력의 평균값과 정확히 동일합니다. 전압. 즉, V OUT = (V 1 + V 2 )/2입니다.

합산 증폭기 애플리케이션

그렇다면 반전 또는 비반전을 위해 합산 증폭기를 무엇에 사용할 수 있습니까? 합산 증폭기의 입력 저항이 전위차계에 연결된 경우 개별 입력 신호는 다양한 양으로 함께 혼합될 수 있습니다.

예를 들어, 온도를 측정할 때 음의 오프셋 전압을 추가하여 출력 전압이나 디스플레이가 어는점에서 "0"으로 읽히도록 하거나 다양한 소스 채널(보컬, 악기 등)을 오디오 앰프에 결합하여 보내기 전에.

오디오 믹서 회로

합산 증폭기 의 또 다른 유용한 응용 분야 는 가중 합 디지털-아날로그 변환기(DAC)입니다. 합산 증폭기의 입력 저항 R IN이 각 입력에 대한 값을 두 배로 늘리면(예: 1kΩ, 2kΩ, 4kΩ, 8kΩ, 16kΩ 등) 디지털 논리 전압(논리 레벨 "0" 또는 논리 레벨) 이 입력의 "1"은 디지털 입력의 가중 합계인 출력을 생성합니다. 아래 회로를 고려하십시오.

디지털-아날로그 변환기

물론 이것은 간단한 예이다. 이 DAC 합산 증폭기 회로에서 입력 데이터 워드를 구성하는 개별 비트 수(이 예에서는 4비트)는 궁극적으로 전체 범위 아날로그 출력 전압의 백분율로 출력 단계 전압을 결정합니다.

또한 이 전체 아날로그 출력의 정확도는 "0"에 대해 일관되게 0V, "1"에 대해 일관되게 5V인 입력 비트의 전압 레벨과 입력 저항기 R IN 에 사용되는 저항 값의 정확도에 따라 달라집니다. .

다행스럽게도 이러한 오류를 극복하기 위해 적어도 우리 측에서는 이미 내장된 매우 정확한 저항 래더 네트워크를 통해 상업적으로 사용 가능한 디지털-아날로그 및 아날로그-디지털 장치를 쉽게 사용할 수 있습니다.

연산 증폭기에 대한 다음 튜토리얼에서는 신호 전압이 반전 입력과 비반전 입력에 동시에 연결되어 또 다른 일반적인 유형의 연산 증폭기 회로를 생성할 때 출력 전압 Vout 의 효과를 조사합니다. 입력에 존재하는 전압을 "감산"하는 데 사용할 수 있는 차동 증폭기.