차동 증폭기
차동 증폭기는 반전 및 비반전 입력에 존재하는 전압 차이를 증폭합니다.
차동 증폭기는 연산 증폭기의 반전 및 비반전 단자의 입력에 적용되는 두 입력 신호의 전압 차이에 비례하는 출력 전압을 생성하는 전압 감산기 회로입니다.
지금까지 연산 증폭기 입력 중 하나만 사용하여 증폭기에 연결했으며, "반전" 또는 "비반전" 입력 단자를 사용하여 단일 입력 신호를 증폭하고 다른 입력은 접지에 연결했습니다.
그러나 표준 연산 증폭기에는 반전 및 비반전의 두 가지 입력이 있으므로 신호를 이 두 입력에 동시에 연결하여 차동 증폭기라고 하는 또 다른 일반적인 유형의 연산 증폭기 회로를 생성할 수도 있습니다 .
기본적으로 연산 증폭기에 대한 첫 번째 튜토리얼에서 본 것처럼 모든 연산 증폭기는 입력 구성으로 인해 "차동 증폭기"입니다. 그러나 하나의 전압 신호를 하나의 입력 단자에 연결하고 다른 전압 신호를 다른 입력 단자에 연결하면 결과 출력 전압은 V 1 과 V 2 의 두 입력 전압 신호 간의 "차이"에 비례하게 됩니다 .
그런 다음 차동 증폭기는 두 전압 간의 차이를 증폭하여 이러한 유형의 연산 증폭기 회로를 입력 전압을 더하거나 합산하는 합산 증폭기와 달리 감산기로 만듭니다 . 이러한 유형의 연산 증폭기 회로는 일반적으로 차동 증폭기 구성으로 알려져 있으며 다음과 같습니다.
차동 증폭기
각 입력을 차례로 0V 접지에 연결하면 중첩을 사용하여 출력 전압 Vout을 해결할 수 있습니다 . 그런 다음 차동 증폭기 회로 의 전달 함수는 다음과 같이 제공됩니다.
저항이 R1 = R2 이고 R3 = R4 인 경우 차동 증폭기에 대한 위 전달 함수는 다음 식으로 단순화될 수 있습니다.
차동 증폭기 방정식
모든 저항이 모두 동일한 저항 값, 즉 R1 = R2 = R3 = R4 이면 회로는 단일 이득 차동 증폭기 가 되고 증폭기의 전압 이득은 정확히 1 또는 1이 됩니다. 그러면 출력 표현식은 간단히 Vout = V 2 – V 1 이 됩니다 .
또한 입력 V1이 입력 V2 보다 높으면 출력 전압 합은 음수가 되고, V2가 V1 보다 높으면 출력 전압 합은 양수가 됩니다.
차동 증폭기 회로는 매우 유용한 연산 증폭기 회로이며 입력 저항 R1 및 R3과 병렬로 더 많은 저항을 추가함으로써 결과 회로는 해당 입력에 적용되는 전압을 "더하기" 또는 "빼기"로 만들 수 있습니다. 이를 수행하는 가장 일반적인 방법 중 하나는 아래 그림과 같이 일반적으로 휘트스톤 브리지 라고 하는 "저항성 브리지"를 증폭기의 입력에 연결하는 것입니다.
휘트스톤 브리지 차동 증폭기
표준 차동 증폭기 회로는 이제 하나의 입력 전압을 다른 입력 전압과 "비교"하여 차동 전압 비교기가 됩니다. 예를 들어, 한 입력을 저항성 브리지 네트워크의 한쪽 레그에 설정된 고정 전압 레퍼런스에 연결하고 다른 입력을 "서미스터" 또는 "광 의존 저항기"에 연결하면 증폭기 회로를 사용하여 낮음 또는 높음을 감지할 수 있습니다. 출력 전압에 따른 온도 또는 빛의 수준은 저항성 브리지의 활성 레그 변화에 대한 선형 함수가 되며 이는 아래에 설명되어 있습니다.
광 활성화 차동 증폭기
여기서 위의 회로는 LDR 저항기에 의해 감지된 조명 수준이 사전 설정된 값을 초과하거나 아래로 떨어지면 출력 릴레이를 "ON" 또는 "OFF"로 전환하는 조명 활성화 스위치 역할을 합니다. R1 – R2 전압 분배기 네트워크 를 통해 연산 증폭기의 비반전 입력 단자에 고정 전압 레퍼런스가 적용됩니다 .
V 1 의 전압 값은 스위칭 히스테리시스 를 설정하는 데 사용되는 피드백 전위차계 VR2를 사용하여 연산 증폭기 트립 지점을 설정합니다. 이것이 "ON"의 조도 레벨과 "OFF"의 조도 레벨의 차이입니다.
차동 증폭기의 두 번째 다리는 LDR이라고도 알려진 표준 광 의존 저항기와 셀의 빛의 양에 따라 저항 값(따라서 이름)을 변경하는 포토레지스트 센서로 구성됩니다. 저항 값은 조명의 함수이기 때문입니다. .
LDR은 햇빛에서 약 500Ω부터 어둠 속에서 약 20kΩ 이상의 저항 범위를 갖는 일반적인 NORP12와 같은 표준 유형의 황화 카드뮴(cdS) 광전도 셀일 수 있습니다.
NORP12 광전도 셀은 인간의 눈과 유사한 스펙트럼 반응을 가지므로 조명 제어 유형 애플리케이션에 사용하기에 이상적입니다. 광전지 저항은 광 레벨에 비례하고 광 강도가 증가함에 따라 떨어지므로 V2 의 전압 레벨도 VR1 의 위치에 따라 결정될 수 있는 스위칭 지점 위 또는 아래로 변경됩니다 .
그런 다음 전위차계 VR1을 사용하여 광도 트립 또는 설정 위치를 조정 하고 전위차계를 사용하여 스위칭 히스테리시스를 조정함으로써 VR2 정밀 감광 스위치를 만들 수 있습니다. 애플리케이션에 따라 연산 증폭기의 출력은 부하를 직접 전환하거나 트랜지스터 스위치를 사용하여 릴레이 또는 램프 자체를 제어할 수 있습니다.
또한 광 의존 저항을 서미스터로 교체함으로써 이러한 유형의 간단한 회로 구성을 사용하여 온도를 감지하는 것도 가능합니다. VR1 과 LDR 의 위치를 교환함으로써 회로는 서미스터를 사용하여 빛이나 어둠, 열 또는 냉기를 감지하는 데 사용할 수 있습니다.
이러한 유형의 증폭기 설계의 한 가지 주요 제한 사항은 입력 임피던스가 다른 연산 증폭기 구성(예: 비반전(단일 입력) 증폭기)에 비해 낮다는 것입니다.
각 입력 전압 소스는 연산 증폭기 입력 단독보다 전체 임피던스가 낮은 입력 저항을 통해 전류를 구동해야 합니다. 이는 위의 브리지 회로와 같은 저임피던스 소스에는 적합할 수 있지만 고임피던스 소스에는 그다지 좋지 않습니다.
이 문제를 극복하는 한 가지 방법은 이전 튜토리얼에서 본 전압 팔로어와 같은 Unity 게인 버퍼 증폭기를 각 입력 저항에 추가하는 것입니다. 그러면 두 개의 비반전 버퍼와 하나의 차동 증폭기로 구성되어 매우 높은 입력 임피던스와 낮은 출력 임피던스를 갖는 차동 증폭기 회로가 제공됩니다. 이는 대부분의 "계측 증폭기"의 기초를 형성합니다.
계측 증폭기
계측 증폭기 (인앰프)는 높은 입력 임피던스와 단일 종단 출력을 갖는 매우 높은 이득의 차동 증폭기입니다. 계측 증폭기는 주로 모터 제어 시스템의 스트레인 게이지, 열전대 또는 전류 감지 장치의 매우 작은 차동 신호를 증폭하는 데 사용됩니다.
폐쇄 루프 이득이 출력 단자와 하나의 입력 단자(양수 또는 음수) 사이에 연결된 외부 저항 피드백에 의해 결정되는 표준 연산 증폭기와 달리 "계측 증폭기"에는 입력 단자에서 효과적으로 절연되는 내부 피드백 저항기가 있습니다. 입력 신호가 두 개의 차동 입력 V1 및 V2 에 적용되기 때문입니다 .
또한 계측 증폭기는 DC에서 100dB를 훨씬 초과하는 매우 우수한 공통 모드 제거비인 CMRR( V 1 = V 2 일 때 제로 출력)을 갖습니다. 높은 입력 임피던스( Zin ) 를 갖는 3개의 연산 증폭기 계측 증폭기의 일반적인 예는 다음과 같습니다.
고입력 임피던스 계측 증폭기
2개의 비반전 증폭기는 차동 입력 신호에 대한 1 + 2R2/R1 이득 과 공통 모드 입력 신호에 대한 단위 이득을 갖춘 버퍼 증폭기 역할을 하는 차동 입력단을 형성합니다. 증폭기 A1 과 A2 는 폐쇄 루프 네거티브 피드백 증폭기이므로 Va 의 전압이 입력 전압 V1 과 동일할 것으로 예상할 수 있습니다 . 마찬가지로, Vb 의 전압은 V2 의 값과 같습니다 .
연산 증폭기는 입력 단자(가상 접지)에서 전류를 사용하지 않으므로 동일한 전류가 연산 증폭기 출력에 연결된 R2 , R1 및 R2 의 세 저항 네트워크를 통해 흘러야 합니다. 이는 R1 상단의 전압이 V1 과 같고 R1 하단의 전압이 V2 와 동일하다는 것을 의미합니다 .
이는 각 증폭기 Va 및 Vb 의 합산 접점의 전압이 양의 입력에 적용되는 전압 과 동일하기 때문에 차동 입력 전압인 입력 V1 과 V2 사이의 전압 차 와 동일한 저항기 R1 에 전압 강하를 생성합니다. .
그러나 공통 모드 전압이 증폭기 입력에 적용되면 R1 의 각 측면의 전압은 동일해지고 이 저항기를 통해 전류가 흐르지 않습니다. R1을 통해 전류가 흐르지 않기 때문에 (따라서 두 R2 저항기를 통해서도 전류가 흐르지 않기 때문에 증폭기 A1 과 A2는 단위 이득 팔로워(버퍼)로 작동합니다. 증폭기 A1 과 A2 출력의 입력 전압은 3개의 저항기 네트워크에서 차등적으로 나타납니다. 즉, R1 의 값을 변경함으로써 회로의 차동 이득을 변경할 수 있습니다 .
감산기 역할을 하는 차동 연산 증폭기 A3 의 전압 출력 은 단순히 두 입력( V2 – V1 ) 간의 차이 이며 1일 수 있는 A3 의 이득에 의해 증폭됩니다 ( R3 = R4 라고 가정). ). 그런 다음 계측 증폭기 회로의 전체 전압 이득에 대한 일반적인 표현은 다음과 같습니다.
계측 증폭기 방정식
연산 증폭기에 대한 다음 튜토리얼에서는 피드백 저항이 커패시턴스 형태의 주파수 종속 리액턴스로 대체될 때 출력 전압 Vout 의 효과를 살펴보겠습니다. 이 피드백 커패시턴스를 추가하면 통합 증폭기라고 하는 비선형 연산 증폭기 회로가 생성됩니다.