공통 이미터 증폭기 싹싹김치 알아보자 파워 Common emitter AMP

공통 이미터 증폭기

NPN 트랜지스터의 가장 일반적인 증폭기 구성은 공통 이미터 증폭기 회로의 구성입니다.

트랜지스터 증폭기는 일부 양수 값과 해당 음수 값을 번갈아 표시하는 AC 입력 신호를 증폭합니다. 그런 다음 트랜지스터가 이 두 최대값 또는 피크값 사이에서 작동할 수 있도록 공통 이미터 증폭기 회로 구성을 "사전 설정"하는 방법이 필요합니다. 이는 바이어스(Biasing) 라는 프로세스를 사용하여 달성할 수 있습니다 .

바이어싱은 신호를 수신할 준비가 된 트랜지스터 증폭기의 올바른 작동 지점을 설정하여 출력 신호의 왜곡을 줄이기 때문에 증폭기 설계에서 매우 중요합니다.

또한 증폭기의 출력 특성 곡선에 그려진 정적 또는 DC 부하 라인을 사용하면 트랜지스터의 가능한 모든 작동 지점을 완전히 "ON"에서 완전히 "OFF"로 볼 수 있으며 정지 작동 지점은 어느 지점까지인지 알 수 있습니다. 또는 증폭기의 Q-포인트를 찾을 수 있습니다.

소신호 증폭기의 목적은 출력 신호에 가능한 최소량의 왜곡으로 모든 입력 신호를 증폭하는 것입니다. 즉, 출력 신호는 입력 신호를 정확하게 재현해야 하지만 더 커야 합니다(증폭).

 

증폭기로 사용될 때 낮은 왜곡을 얻으려면 작동 대기점을 올바르게 선택해야 합니다. 이는 실제로 증폭기의 DC 작동 지점이며 그 위치는 적절한 바이어싱 배열을 통해 부하 라인을 따라 어느 지점에서나 설정될 수 있습니다.

이 Q-포인트에 대해 가능한 가장 좋은 위치는 합리적으로 가능한 로드 라인의 중앙 위치에 가까워서 클래스 A 유형 증폭기 작동을 생성합니다. Vce = 1/2Vcc . 아래 표시된 공통 이미터 증폭기 회로를 고려하십시오 .

공통 이미터 증폭기 회로

위에 표시된 단일 스테이지 공통 이미터 증폭기 회로는 일반적으로 "전압 분배기 바이어스"라고 불리는 것을 사용합니다. 이러한 유형의 바이어스 배열은 두 개의 저항기를 공급 장치 전체의 전위 분배기 네트워크로 사용하며, 그 중심점은 트랜지스터에 필요한 베이스 바이어스 전압을 공급합니다. 전압 분배기 바이어싱은 바이폴라 트랜지스터 증폭기 회로 설계에 일반적으로 사용됩니다.

트랜지스터를 바이어스하는 이 방법은 베이스 바이어스를 일정하고 안정적인 전압 레벨로 유지하여 최상의 안정성을 제공함으로써 베타( β ) 변화의 영향을 크게 줄입니다.

대기 기본 전압( Vb )은 두 저항기 R1 , R2 로 형성된 전위 분배 네트워크와 두 저항기를 통해 흐르는 전류와 함께 표시된 전원 전압 Vcc 에 의해 결정됩니다.

그러면 총 저항 RT는 R1 + R2 와 같아 져 전류는 i = Vcc/R T 가 됩니다 . 저항 R1 과 R2 의 접합부에서 생성된 전압 레벨은 기본 전압( Vb )을 공급 전압보다 낮은 값으로 일정하게 유지합니다.

공통 이미터 증폭기 회로에 사용되는 전위 분배기 네트워크는 저항에 비례하여 공급 전압을 분배합니다. 이 바이어스 기준 전압은 아래의 간단한 전압 분배기 공식을 사용하여 쉽게 계산할 수 있습니다.

트랜지스터 바이어스 전압

동일한 공급 전압( Vcc ) 은 트랜지스터가 완전히 "ON"(포화)으로 전환될 때 Vce = 0인 최대 콜렉터 전류 Ic 도 결정합니다 . 트랜지스터의 베이스 전류 Ib는 트랜지스터의 콜렉터 전류 Ic 와 DC 전류 이득 Beta, β 에서 구합니다.

베타 값

데이터시트에서 h FE 라고도 하는 트랜지스터의 베타 값은 공통 이미터 구성에서 트랜지스터의 순방향 전류 이득을 정의합니다. 베타는 제조 과정에서 트랜지스터에 내장된 전기적 매개변수입니다. 베타(h FE )는 두 전류 Ic 와 Ib 의 고정 비율이므로 단위가 없습니다. 따라서 베이스 전류의 작은 변화가 컬렉터 전류의 큰 변화를 유발합니다.

베타에 대한 마지막 요점입니다. 동일한 유형 및 부품 번호의 트랜지스터는 베타 값에 큰 차이가 있습니다. 예를 들어 BC107 NPN 바이폴라 트랜지스터 의 DC 전류 이득 베타 값은 110~450(데이터 시트 값)입니다. 따라서 하나의 BC107은 베타 값이 110이고 다른 하나는 베타 값이 450일 수 있지만 둘 다 BC107 npn 트랜지스터입니다. 이는 베타( β )가 트랜지스터 구성의 고유 특성이지 작동 특성이 아니기 때문입니다.

베이스/이미터 접합이 순방향 바이어스됨에 따라 이미터 전압 Ve는 베이스 전압과 다른 하나의 접합 전압 강하가 됩니다. 이미터 저항기 양단의 전압이 알려진 경우 이미터 전류, 즉 옴 의 법칙을 사용하여 쉽게 계산할 수 있습니다. 컬렉터 전류 Ic는 이미터 전류와 거의 동일한 값이므로 대략적으로 계산할 수 있습니다.

 

공통 이미터 증폭기 예 No1

공통 이미터 증폭기 회로의 부하 저항 R L 은 1.2kΩ 이고 공급 전압은 12v 입니다 . 트랜지스터가 완전히 "ON"(포화)으로 전환될 때 부하 저항을 통해 흐르는 최대 콜렉터 전류( Ic )를 계산합니다. Vce = 0 이라고 가정합니다 . 또한 1V의 전압 강하가 있는 경우 이미터 저항 R E 의 값을 구합니다. 표준 NPN 실리콘 트랜지스터를 가정하여 다른 모든 회로 저항기의 값을 계산합니다.

그러면 특성 곡선의 컬렉터 전류 수직 축에 "A" 지점이 설정되고 Vce = 0 일 때 발생합니다 . 트랜지스터가 완전히 "OFF" 상태가 되면 저항 RE 또는 R L 을 통해 전류가 흐르지 않기 때문에 저항 R E 또는 R L에 전압 강하가 없습니다. 그러면 트랜지스터 양단의 전압 강하 Vce는 공급 전압 Vcc 와 같습니다 . 그러면 특성 곡선의 수평축에 "B" 지점이 설정됩니다.

일반적으로 증폭기의 정지 Q 포인트는 베이스에 입력 신호가 0인 경우이므로 컬렉터는 0V와 공급 전압( Vcc/2 ) 사이의 부하 라인을 따라 대략 중간 지점에 위치합니다. 따라서 증폭기 Q점의 콜렉터 전류는 다음과 같이 주어집니다.

이 정적 DC 부하 라인은 기울기가 -1/(R L + R E ) 로 지정되고 Vcc/(R L + R E ) 와 동일한 지점에서 수직 Ic 축을 교차하는 직선 방정식을 생성합니다 . DC 부하선에서 Q점의 실제 위치는 Ib 의 평균값에 의해 결정됩니다 .

콜렉터 전류로서 트랜지스터의 Ic는 트랜지스터의 DC 이득(베타)에 베이스 전류( β*Ib ) 를 곱한 것과 같습니다 . 트랜지스터의 베타( β ) 값을 100 으로 가정하면 , ( 100은 저전력 신호 트랜지스터의 합리적인 평균값입니다) 트랜지스터에 흐르는 베이스 전류 Ib는 다음과 같이 주어집니다.

별도의 베이스 바이어스 공급 장치를 사용하는 대신, 강하 저항 R1 을 통해 메인 공급 레일(Vcc)에서 베이스 바이어스 전압을 제공하는 것이 일반적입니다 . 이제 저항기 R1 및 R2를 선택하여 45.8μA 또는 46μA의 적절한 정지 베이스 전류를 제공하고 가장 가까운 정수로 반올림할 수 있습니다. 전위 분배기 회로를 통해 흐르는 전류는 실제 베이스 전류 Ib 에 비해 커야 합니다 . 그래야 전압 분배기 네트워크가 베이스 전류 흐름에 의해 부하를 받지 않습니다.

일반적인 경험 법칙은 저항 R2를 통해 흐르는 Ib 의 10배 이상의 값입니다 . 트랜지스터 베이스/이미터 전압, Vbe 는 0.7V(실리콘 트랜지스터)로 고정되어 있으며 이는 R2 값을 다음과 같이 제공합니다.

저항 R2를 통해 흐르는 전류가 베이스 전류 값의 10배인 경우, 분배기 네트워크에서 저항 R1을 통해 흐르는 전류는 베이스 전류 값의 11배여야 합니다. 즉, I R2  + Ib 입니다 .

따라서 저항 R1 양단의 전압은 10.3V와 같은 Vcc – 1.7v ( 실리콘 트랜지스터의 경우 V RE + 0.7)이므로 R1은 다음과 같이 계산할 수 있습니다.

이미터 저항기 R E 의 값은 옴의 법칙을 사용하여 쉽게 계산할 수 있습니다. RE 를 통해 흐르는 전류는 베이스 전류 Ib 와 콜렉터 전류 Ic 의 조합이며 다음과 같이 주어진다.

저항기 RE 는 트랜지스터의 이미터 단자와 접지 사이에 연결되며, 앞서 이 저항기 양단에 1V의 전압 강하가 있다고 말했습니다. 따라서 이미터 저항 RE 의 값은 다음 과 같이 계산됩니다.

따라서 위의 예에서 5%의 허용 오차(E24)를 제공하기 위해 선택된 저항기의 기본 값은 다음과 같습니다.

그런 다음 위에서 계산한 구성 요소의 값을 포함하도록 위의 원래 공통 이미터 증폭기 회로를 다시 작성할 수 있습니다.

완성된 공통 이미터 회로

증폭기 커플링 커패시터

공통 이미터 증폭기 회로 에서 커패시터 C1 및 C2 는 DC 바이어스 전압에서 AC 신호를 분리하기 위한 커플링 커패시터 로 사용됩니다 . 이렇게 하면 회로가 올바르게 작동하도록 설정된 바이어스 조건이 추가 증폭기 단계의 영향을 받지 않습니다. 커패시터는 AC 신호만 전달하고 DC 구성 요소는 차단하기 때문입니다. 그런 다음 출력 AC 신호는 다음 단계의 바이어싱에 중첩됩니다. 또한 이미 터 레그 회로에는 바이패스 커패시터 CE 가 포함되어 있습니다.

이 커패시터는 사실상 DC 바이어싱 조건을 위한 개방형 회로 부품입니다. 즉, 바이어싱 전류 및 전압은 우수한 Q점 안정성을 유지하는 커패시터 추가로 인해 영향을 받지 않습니다.

그러나 이 병렬 연결된 바이패스 커패시터는 리액턴스로 인해 고주파수 신호에서 이미터 저항기에 대한 단락 회로가 됩니다. 따라서 R L 과 매우 작은 내부 저항만이 부하 증가 전압 이득을 최대로 증가시키는 역할을 합니다. 일반적 으로 바이패스 커패시터 CE 값은 가장 낮은 작동 신호 주파수에서 RE 값의 최대 1/10인 리액턴스를 제공하도록 선택됩니다 .

출력 특성 곡선

좋아, 지금까지는 아주 좋았어. 이제 간단한 공통 이미터 증폭기 회로에 대해 다양한 베이스 전류 Ib 값을 갖는 컬렉터/이미터 전압 Vce 에 대한 컬렉터 전류 Ic 를 표시하는 일련의 곡선을 구성할 수 있습니다 .

이 곡선은 "출력 특성 곡선"으로 알려져 있으며 트랜지스터가 동적 범위에서 어떻게 작동하는지 보여주는 데 사용됩니다. 모든 트랜지스터의 가능한 작동 지점을 보여주기 위해 1.2kΩ 의 부하 저항 RL 에 대한 곡선에 정적 또는 DC 부하 라인이 그려집니다 .

트랜지스터가 "OFF"로 전환되면 Vce는 공급 전압 Vcc 와 동일하며 이는 라인의 "B" 지점입니다. 마찬가지로, 트랜지스터가 완전히 "ON"되고 포화되면 콜렉터 전류는 부하 저항 R L 에 의해 결정되며 이는 라인의 "A" 지점입니다.

우리는 이전에 트랜지스터의 평균 위치에 필요한 기본 전류가 45.8μA 라는 것을 트랜지스터의 DC 이득으로부터 계산했으며 이는 증폭기의 정지 지점 또는 Q-점을 나타내는 부하 라인의 Q 지점 으로 표시됩니다 . 우리는 동작점에 영향을 주지 않고 아주 쉽게 삶을 편하게 만들고 이 값을 정확히 50μA 로 반올림할 수 있습니다 .

출력 특성 곡선

부하선의 Q점은 Ib = 45.8μA 또는 46μA 의 기본 전류 Q점을 제공합니다 . 출력 신호에 대한 왜곡 없이 컬렉터 전류 Ic 에 비례하는 변화를 가져오는 베이스 전류의 최대 및 최소 피크 스윙을 찾아야 합니다 .

부하 라인이 DC 특성 곡선의 다양한 베이스 전류 값을 통과하면서 부하 라인을 따라 동일한 간격으로 배치된 베이스 전류의 피크 스윙을 찾을 수 있습니다. 이 값은 선에 "N"과 "M" 지점으로 표시되어 각각 20μA와 80μA의 최소 및 최대 베이스 전류를 제공합니다.

이러한 점 "N"과 "M"은 Q에서 동일한 간격으로 떨어져 있는 한 우리가 선택한 로드 라인을 따라 어디에나 있을 수 있습니다. 그러면 베이스 단자에 60μA 피크 대 피크의 이론적 최대 입력 신호가 제공됩니다. , (30μA 피크) 출력 신호에 왜곡이 발생하지 않습니다.

이 값보다 큰 기본 전류를 제공하는 모든 입력 신호는 트랜지스터를 "N" 지점을 넘어 "차단" 영역으로 이동하거나 "M" 지점을 넘어 포화 영역으로 이동하여 출력 신호에 왜곡을 발생시킵니다. "클리핑"의 형태로.

예를 들어 지점 "N"과 "M"을 사용하면 콜렉터 전류의 순간 값과 콜렉터-이미터 전압의 해당 값을 부하 라인에서 투영할 수 있습니다. 컬렉터-이미터 전압은 컬렉터 전류와 역위상(-180 ° ) 임을 알 수 있습니다 .

베이스 전류 Ib가 50μA에서 80μA로 양의 방향으로 변경됨에 따라 출력 전압이기도 한 컬렉터-이미터 전압은 정상 상태 값인 5.8V에서 2.0V로 감소합니다.

그러면 단일 스테이지 공통 이미터 증폭기 도 "반전 증폭기"입니다. 기본 전압이 증가하면 Vout이 감소하고 기본 전압이 감소하면 Vout이 증가하기 때문입니다. 즉, 출력 신호는 입력 신호와 180o 위상차 가 있습니다.

공통 이미터 전압 이득

공통 이미터 증폭기의 전압 이득은 입력 전압 변화와 증폭기 출력 전압 변화의 비율과 같습니다. 그러면 ΔV L 은 Vout 이고 ΔV B 는 Vin 이다 . 그러나 전압 이득은 이미터의 신호 저항에 대한 컬렉터의 신호 저항 비율과 동일하며 다음과 같이 제공됩니다.

앞에서 AC 신호 주파수가 바이패스 커패시터를 증가시키면 CE 는 리액턴스로 인해 이미터 저항을 단락시키기 시작한다고 언급했습니다. 그러면 고주파수 RE =  0 에서 이득이 무한해집니다.

그러나 바이폴라 트랜지스터에는 r'e 라고 하는 이미 터 영역에 내장된 작은 내부 저항이 있습니다 . 트랜지스터의 반도체 재료는 이를 통한 전류 흐름에 대한 내부 저항을 제공하며 일반적으로 주 트랜지스터 기호 내부에 표시된 작은 저항기 기호로 표시됩니다.

트랜지스터 데이터 시트에 따르면 소신호 바이폴라 트랜지스터의 경우 이 내부 저항은 25mV ¼ Ie (25mV는 이미터 접합층 전체의 내부 전압 강하임)의 곱이며, 이 저항 값 이상의 공통 이미터 증폭기 회로의 경우 다음과 같습니다. 에게:

이 내부 이미터 레그 저항은 외부 이미터 저항 R E 와 직렬로 연결되며 , 트랜지스터의 실제 이득에 대한 방정식은 이 내부 저항을 포함하도록 수정되어 다음과 같습니다.

저주파 신호에서 이미터 다리의 총 저항은 R E  + r' e 와 같습니다 . 고주파수에서 바이패스 커패시터는 이미터 저항을 단락시켜 이미 터 레그에 내부 저항 r'e 만 남겨두고 높은 이득을 얻습니다.

그런 다음 위의 공통 이미터 증폭기 회로의 경우 낮은 신호 주파수와 높은 신호 주파수 모두에서 회로 이득은 다음과 같이 제공됩니다.

저주파에서의 증폭기 이득

고주파수에서의 증폭기 이득

따라서 매우 낮은 입력 신호 주파수에서 커패시터의 리액턴스(X C )가 높기 때문에 외부 이미터 저항 RE는 전압 이득을 낮추는 데 영향을 미치며 이 예에서는 5.32입니다. 그러나 입력 신호 주파수가 매우 높으면 커패시터의 리액턴스가 RE ( RE = 0) 를 단락시켜 증폭기의 전압 이득이 이 예에서는 218로 증가합니다.

마지막으로, 전압 이득은 콜렉터 저항 R L 및 이미터 저항( R E  + r' e )의 값에만 의존하며 전류 이득 Beta, β ( h FE )의 영향을 받지 않습니다. 트랜지스터.

따라서 위의 간단한 예에서 공통 이미터 증폭기 회로에 대해 계산한 모든 값을 요약할 수 있으며 이는 다음과 같습니다.

	최저한의	평균	최고
기본 전류	20μA	50μA	80μA
컬렉터 전류	2.0mA	4.8mA	7.7mA
출력 전압 스윙	2.0V	5.8V	9.3V
증폭기 이득	-5.32		-218

공통 이미터 증폭기 요약

그런 다음 요약합니다. 공통 이미터 증폭기 회로의 컬렉터 회로에는 저항기가 있습니다. 이 저항을 통해 흐르는 전류는 증폭기의 전압 출력을 생성합니다. 이 저항기의 값은 증폭기의 정지 동작 지점인 Q-포인트 에서 이 출력 전압이 부하 라인의 절반에 놓이도록 선택됩니다.

공통 이미터 증폭기에 사용되는 트랜지스터의 베이스는 두 개의 저항기를 전위 분배기 네트워크로 사용하여 바이어스됩니다. 이러한 유형의 바이어스 배열은 바이폴라 트랜지스터 증폭기 회로의 설계에 일반적으로 사용되며 베이스 바이어스를 일정하고 안정된 전압으로 유지함으로써 베타 ( β ) 변화의 영향을 크게 줄입니다. 이러한 유형의 편향은 가장 큰 안정성을 제공합니다.

이미터 다리에 저항을 포함할 수 있으며, 이 경우 전압 이득은 -R L /R E 가 됩니다 . 외부 이미터 저항이 없는 경우 이미 터 레그에 내부 저항 r'e 가 매우 작기 때문에 증폭기의 전압 이득은 무한하지 않습니다. 이 내부 저항의 값은 25mV/I E 와 같습니다.

바이폴라 트랜지스터 증폭기에 대한 다음 튜토리얼에서는 일반적으로 JFET 증폭기라고 불리는 접합 전계 효과 증폭기를 살펴보겠습니다. 트랜지스터와 마찬가지로 JFET는 단일 스테이지 증폭기 회로에 사용되므로 이해하기 쉽습니다. 우리가 사용할 수 있는 여러 종류의 전계 효과 트랜지스터가 있지만 가장 이해하기 쉬운 것은 접합 전계 효과 트랜지스터(JFET)입니다. JFET는 입력 임피던스가 매우 높아 증폭기 회로에 이상적입니다.