증폭기 왜곡에 대해 아라보자. 앰프디스토션싹싹김치

증폭기 왜곡

증폭기 왜곡은 클리핑으로 인한 진폭, 주파수 및 위상 왜곡과 같은 다양한 형태를 취할 수 있습니다.

신호 증폭기가 출력 신호의 증폭기 왜곡 없이 올바르게 작동하려면 베이스 또는 게이트 터미널에 일정한 형태의 DC 바이어스가 필요합니다. 증폭기가 로드 라인의 중간에 최대한 가깝게 설정된 바이어스 "Q 포인트"를 사용하여 전체 사이클에 걸쳐 입력 신호를 증폭할 수 있도록 DC 바이어스가 필요합니다.

바이어스 Q 포인트 설정은 가장 일반적인 배열인 바이폴라 트랜지스터의 "공통 이미터" 또는 유니폴라 FET 트랜지스터의 "공통 소스" 구성을 갖춘 "클래스 A" 유형 증폭 구성을 제공합니다.

증폭기가 제공하는 전력, 전압 또는 전류 게인(증폭)은 피크 입력 값에 대한 피크 출력 값의 비율입니다(출력 ¼ 입력).

그러나 증폭기 회로를 잘못 설계하고 바이어스 Q점을 로드 라인의 잘못된 위치에 설정하거나 너무 큰 입력 신호를 증폭기에 적용하면 결과 출력 신호가 원래 입력 신호를 정확하게 재현하지 못할 수 있습니다. 파형. 즉, 증폭기는 일반적으로 증폭기 왜곡 이라고 불리는 문제를 겪게 됩니다 . 아래의 공통 이미 터 증폭기 회로를 고려하십시오.

 

공통 이미터 증폭기

출력 신호 파형의 왜곡은 다음과 같은 이유로 발생할 수 있습니다.

• 잘못된 바이어스 레벨로 인해 전체 신호 주기에 걸쳐 증폭이 발생하지 않을 수 있습니다.
• 입력 신호가 너무 커서 증폭기 트랜지스터가 공급 전압에 의해 제한될 수 있습니다.
• 증폭은 입력의 전체 주파수 범위에 걸쳐 선형 신호가 아닐 수도 있습니다.

이는 신호 파형의 증폭 과정에서 일종의 증폭기 왜곡이 발생했음을 의미합니다.

증폭기는 기본적으로 작은 전압 입력 신호를 훨씬 더 큰 출력 신호로 증폭하도록 설계되었으며 이는 출력 신호가 모든 입력 주파수에 대한 입력 신호를 곱한 이득이라는 일부 요소 또는 값에 의해 지속적으로 변경된다는 것을 의미합니다. 우리는 이전에 이 곱셈 인자를 트랜지스터의 베타, β 값이라고 불렀습니다.

공통 이미터 또는 심지어 공통 소스 유형의 트랜지스터 회로는 작은 AC 입력 신호에 대해 잘 작동하지만 한 가지 큰 단점이 있습니다. 바이폴라 증폭기의 바이어스 Q점의 계산된 위치는 모든 트랜지스터에 대해 동일한 베타 값에 따라 달라집니다. 그러나 이 베타 값은 동일한 유형의 트랜지스터마다 다릅니다. 즉, 고유한 제조 허용 오차로 인해 한 트랜지스터의 Q-포인트가 동일한 유형의 다른 트랜지스터의 Q-포인트와 반드시 동일하지는 않습니다.

그러면 증폭기가 선형이 아니기 때문에 증폭기 왜곡이 발생하고 진폭 왜곡 이라는 유형의 증폭기 왜곡이 발생합니다. 트랜지스터와 바이어싱 부품을 신중하게 선택하면 증폭기 왜곡 효과를 최소화하는 데 도움이 됩니다.

진폭 왜곡으로 인한 증폭기 왜곡

진폭 왜곡은 주파수 파형의 피크 값이 감쇠되어 Q 포인트의 이동으로 인해 왜곡이 발생하고 전체 신호 주기에 걸쳐 증폭이 일어나지 않을 때 발생합니다. 출력 파형의 비선형성은 아래와 같습니다.

잘못된 바이어스로 인한 진폭 왜곡

트랜지스터 바이어스 지점이 올바른 경우 출력 파형은 입력 파형과 동일한 모양을 가져야 합니다(증폭). 바이어스가 충분하지 않고 Q 포인트가 로드 라인의 아래쪽 절반에 있는 경우 출력 파형은 출력 파형의 음의 절반이 "컷오프"되거나 잘린 오른쪽과 같이 보입니다. 마찬가지로, 바이어스가 너무 많고 Q 포인트가 로드 라인의 위쪽 절반에 있는 경우 출력 파형은 양의 절반이 "컷오프"되거나 잘린 왼쪽 파형처럼 보입니다.

또한 바이어스 전압을 너무 작게 설정하면 사이클의 음의 절반 동안 트랜지스터가 완전히 전도되지 않아 출력이 공급 전압에 의해 설정됩니다. 바이어스가 너무 크면 사이클의 양의 절반이 트랜지스터를 포화시키고 출력은 거의 0으로 떨어집니다.

올바른 바이어싱 전압 레벨이 설정된 경우에도 회로 이득에 의해 증폭되는 큰 입력 신호로 인해 출력 파형이 왜곡될 수 있습니다. 출력 전압 신호는 파형의 양수 부분과 음수 부분 모두에서 잘리고 바이어스가 올바른 경우에도 더 이상 사인파와 유사하지 않습니다. 이러한 유형의 진폭 왜곡을 클리핑(Clipping) 이라고 하며 이는 증폭기 입력을 "과도하게 구동"한 결과입니다.

입력 진폭이 너무 커지면 클리핑이 심해지고 출력 파형 신호가 전원 공급 장치 전압 레일을 초과하게 되며 파형 신호의 피크(+ve 반) 부분과 최저점(-ve 반) 부분이 평탄해지거나 " 잘린 것”. 이를 방지하려면 입력 신호의 최대값을 위에 표시된 대로 이 클리핑 효과를 방지할 수 있는 수준으로 제한해야 합니다.

 

클리핑으로 인한 진폭 왜곡

진폭 왜곡은 증폭기 회로의 효율성을 크게 감소시킵니다. 잘못된 바이어스 또는 입력의 과도한 구동으로 인해 왜곡된 출력 파형의 이러한 "플랫 톱"은 원하는 주파수에서 출력 신호의 강도에 아무런 영향을 미치지 않습니다.

그럼에도 불구하고 일부 잘 알려진 기타리스트와 록 밴드는 실제로 출력 파형을 +ve 및 -ve 전원 공급 장치 레일 모두에 크게 클리핑하여 자신들의 독특한 사운드가 심하게 왜곡되거나 "오버드라이브"되는 것을 선호합니다. 또한 정현파의 클리핑 양을 늘리면 증폭기 왜곡이 너무 많이 발생하여 결국 전자 또는 디지털 신디사이저 회로에 사용할 수 있는 "사각파" 모양과 유사한 출력 파형이 생성됩니다.

우리는 DC 신호의 경우 증폭기의 이득 레벨이 신호 진폭에 따라 달라질 수 있지만 진폭 왜곡뿐만 아니라 주파수 왜곡 및 위상 왜곡 과 같은 증폭기 회로의 AC 신호와 함께 다른 유형의 증폭기 왜곡이 발생할 수 있음을 확인했습니다 .

주파수 왜곡으로 인한 증폭기 왜곡

주파수 왜곡은 증폭 수준이 주파수에 따라 달라질 때 트랜지스터 증폭기에서 발생하는 또 다른 유형의 증폭기 왜곡입니다. 실제 증폭기가 증폭하는 많은 입력 신호는 "기본 주파수"라고 하는 필수 신호 파형과 여기에 중첩된 "고조파"라고 하는 다양한 주파수로 구성됩니다.

일반적으로 이러한 고조파의 진폭은 기본 진폭의 일부이므로 출력 파형에 거의 영향을 미치지 않습니다. 그러나 이러한 고조파 주파수가 기본 주파수에 비해 진폭이 증가하면 출력 파형이 왜곡될 수 있습니다. 예를 들어 아래 파형을 살펴보겠습니다.

고조파로 인한 주파수 왜곡

위의 예에서 입력 파형은 기본 주파수와 두 번째 고조파 신호로 구성됩니다. 결과 출력 파형은 오른쪽에 표시됩니다. 주파수 왜곡은 기본 주파수가 두 번째 고조파와 결합하여 출력 신호를 왜곡할 때 발생합니다. 따라서 고조파는 기본 주파수의 배수이며 간단한 예에서는 두 번째 고조파가 사용되었습니다.

따라서 고조파의 주파수는 기본 주파수의 두 배인 2*f 또는 2f 입니다 . 그러면 세 번째 고조파는 3f , 네 번째 고조파는 4f 등이 됩니다 . 고조파로 인한 주파수 왜곡은 커패시턴스나 인덕턴스와 같은 반응성 요소가 포함된 증폭기 회로에서 항상 발생할 수 있습니다.

위상 왜곡으로 인한 증폭기 왜곡

위상 왜곡 또는 지연 왜곡은 입력 신호와 출력 신호 사이에 시간 지연이 있을 때 비선형 트랜지스터 증폭기에서 발생하는 증폭기 왜곡 유형입니다.

입력과 출력 사이의 위상 변화가 기본 주파수에서 0이라고 말하면 결과적인 위상 각도 지연은 고조파와 기본 주파수의 차이가 됩니다. 이 시간 지연은 증폭기 구성에 따라 달라지며 증폭기 대역폭 내에서 주파수에 따라 점진적으로 증가합니다. 예를 들어 아래 파형을 살펴보겠습니다.

지연으로 인한 위상 왜곡

고급 오디오 증폭기 외에 대부분의 실용적인 증폭기는 진폭 왜곡과 함께 "주파수 왜곡"과 "위상 왜곡"이 결합된 일종의 증폭기 왜곡 형태를 갖습니다. 오디오 증폭기 또는 전력 증폭기와 같은 대부분의 응용 분야에서 증폭기 왜곡이 과도하거나 심각하지 않는 한 일반적으로 증폭기의 작동 또는 출력 사운드에 영향을 미치지 않습니다.

증폭기에 대한 다음 튜토리얼에서는 클래스 A 증폭기를 살펴보겠습니다. 클래스 A 증폭기는 가장 일반적인 유형의 증폭기 출력단으로, 오디오 전력 증폭기에 사용하기에 이상적입니다.