Sallen 및 키 필터
Sallen-Key 필터 토폴로지는 고차 능동 필터를 구현하기 위한 빌딩 블록으로 사용됩니다.
Sallen 및 키 필터 설계는 저역 통과(LPF), 고역 통과(HPF) 및 대역 통과와 같은 고차 필터 회로를 구현하기 위한 기본 빌딩 블록으로 사용할 수 있는 2차 능동 필터 토폴로지입니다( BPF) 필터 회로.
이 필터 섹션에서 살펴본 것처럼 수동 또는 능동 전자 필터는 제한된 주파수 범위에서만 신호 진폭이 필요한 회로에 사용됩니다. Sallen-Key 필터 설계를 사용하면 구현 및 이해가 간단하다는 장점이 있습니다.
Sallen 및 Key 토폴로지는 단일 비반전 연산 증폭기와 2개의 저항기를 기반으로 하는 능동 필터 설계로, 높은 입력 임피던스, 낮은 출력 임피던스 및 우수한 필터 특성을 갖춘 전압 제어 전압 소스(VCVS) 설계를 생성합니다. 안정성을 제공하므로 개별 Sallen-key 필터 섹션을 함께 계단식으로 연결하여 훨씬 더 높은 차수의 필터를 생성할 수 있습니다.
그러나 Sallen-key 필터 의 설계와 작동을 살펴보기 전에 먼저 단일 저항-커패시터 또는 다양한 입력 주파수를 받을 때 RC 네트워크의 특성을 상기해 보겠습니다.
전압 분배기
2개 이상의 저항기가 DC 공급 전압에 걸쳐 함께 연결되면 각 저항기에서 서로 다른 전압 값이 발생하여 기본적으로 전압 분배기 또는 전위 분배기 네트워크를 생성합니다.
저항성 전압 분배기
표시된 기본 회로는 입력 전압 V IN 에 걸쳐 직렬로 연결된 두 개의 저항기로 구성됩니다 .
옴의 법칙 에 따르면 저항기 양단에 걸쳐 떨어지는 전압은 저항기를 통해 흐르는 전류에 저항 값 V = I*R을 곱한 값입니다. 따라서 두 저항기가 동일하면 두 저항기 R1 및 R1 양단에 걸쳐 떨어지는 전압은 다음과 같습니다 . R2 도 동일하며 둘 사이에 균등하게 나뉩니다.
저항 R2 에서 발생하거나 강하되는 전압은 출력 전압 V OUT 을 나타내며 두 저항과 입력 전압의 비율로 제공됩니다. 따라서 이 간단한 전압 분배기 네트워크의 전달 함수는 다음과 같이 제공됩니다.
저항성 전압 분배기 전달 함수
그러나 입력 전압을 AC 전원 또는 신호로 변경하고 주파수 범위를 변경하면 출력 전압 V OUT 은 어떻게 될까요 ? 저항은 일반적으로 주파수 변화(권선 제외)에 영향을 받지 않으므로 주파수 응답이 0이므로 AC, Irms 2 *R 전압이 안정 상태에서와 동일하게 저항 전체에 걸쳐 발생하거나 강하될 수 있습니다. 상태 DC 전압.
RC 전압 분배기
위의 저항 R1을 표시된 대로 커패시터 C 로 변경하면 이전 전달 함수에 어떤 영향을 미칠까요? 우리는 커패시터 에 대한 튜토리얼을 통해 커패시터가 DC 전압 공급 장치에 연결되면 충전되면 개방 회로처럼 동작한다는 것을 알고 있습니다.
RC 전압 분배기
따라서 정상 상태 DC 공급 장치가 V IN 에 연결되면 커패시터는 5개의 시정수(5T = 5RC) 후에 완전히 충전되며 이 시간에는 공급 장치로부터 전류를 끌어오지 않습니다. 따라서 저항기 R을 통해 흐르는 전류가 없고 전압 강하도 발생하지 않으므로 출력 전압도 없습니다. 즉, 커패시터는 일단 충전되면 정상 상태 DC 전압을 차단합니다.
이제 입력 전원을 AC 정현파 전압으로 변경하면 DC 또는 신호의 상수 부분이 차단됨에 따라 이 간단한 RC 회로의 특성이 완전히 변경됩니다. 이제 우리는 시간에 따라 달라지는 신호의 일부인 주파수 영역에서 RC 회로를 분석하고 있습니다.
AC 회로에서 커패시터는 용량성 리액턴스 X C 의 특성을 가지지 만 저항만 사용한 회로에서와 동일한 방식으로 RC 회로를 분석할 수 있습니다. 차이점은 커패시터의 임피던스가 이제 주파수에 따라 달라진다는 것입니다. .
AC 회로 및 신호의 경우 용량성 리액턴스( XC ) 는 옴 단위로 측정된 커패시터를 통한 교류 전류 흐름에 대한 반대입니다. 용량성 리액턴스는 주파수에 따라 다릅니다. 즉, 저주파( f ≅ 0 )에서 커패시터는 개방 회로처럼 동작하여 이를 차단합니다.
매우 높은 주파수( f ≅ )에서 커패시터는 단락 회로처럼 동작하고 V OUT = V IN 처럼 신호를 출력에 직접 전달합니다 . 그러나 이 두 극단 주파수 사이 어딘가에서 커패시터는 XC 로 주어진 임피던스를 갖습니다 . 따라서 위의 전압 분배기 전달 함수는 다음과 같습니다.
따라서 주파수의 변화는 X C 의 변화를 일으키고 , 이는 출력 전압의 크기를 변화시킵니다. 아래 회로를 고려하십시오.
RC 필터 회로
그래프는 이 간단한 1 차 RC 회로의 주파수 응답을 보여줍니다. 낮은 주파수에서는 입력 신호가 커패시터의 리액턴스에 의해 차단되므로 전압 이득이 매우 낮습니다. 높은 주파수에서는 리액턴스가 커패시터를 효과적으로 이러한 높은 주파수에 단락시키므로 전압 이득이 높습니다(단위). 따라서 V OUT = V IN
그러나 커패시터의 리액턴스가 저항의 저항과 같아지는 주파수 지점, 즉 X C = R이 되며 이를 "임계 주파수" 지점, 또는 더 일반적으로 차단 주파수 라고 합니다 . 또는 코너 주파수 § C .
XC = R 일 때 차단 주파수가 발생하므로 이 임계 주파수 지점을 계산하는 데 사용되는 표준 방정식은 다음과 같습니다.
차단 주파수 방정식
차단 주파수 θ C는 이 예에서 회로가 θ C 아래의 모든 주파수를 감쇠 또는 차단하는 위치에서 변경되고 이 θ C 지점 위의 모든 주파수를 통과하기 시작하는 위치를 정의합니다 . 따라서 이 회로를 "고역 통과 필터"라고 합니다.
차단 주파수는 입력 대 출력 신호의 비율이 0.707 크기이고 데시벨로 변환하면 –3dB와 같습니다. 이는 흔히 필터 3dB 다운 포인트라고 합니다.
커패시터의 리액턴스는 주파수, 즉 용량성 리액턴스( XC ) 가 적용된 주파수에 따라 반비례하므로 위의 전압 분배 방정식을 수정하여 표시된 것처럼 이 간단한 RC 고역 통과 필터 회로의 전달 함수를 얻을 수 있습니다.
RC 필터 회로
RC 필터의 주요 단점 중 하나는 출력 진폭이 항상 입력보다 작아서 절대 1보다 클 수 없다는 것입니다. 또한 더 많은 RC 스테이지 또는 회로에 의한 출력의 외부 부하가 필터 특성에 영향을 미칩니다. 이 문제를 극복하는 한 가지 방법은 기본 RC 구성에 연산 증폭기를 추가하여 수동 RC 필터를 "능동 RC 필터"로 변환하는 것입니다.
연산 증폭기를 추가하면 출력에서 필요한 양의 전압 이득을 제공하도록 기본 RC 필터를 설계할 수 있으므로 필터를 감쇠기에서 증폭기로 변경할 수 있습니다. 또한 연산 증폭기의 높은 입력 임피던스와 낮은 출력 임피던스로 인해 필터의 외부 부하가 방지되므로 설계된 주파수 응답을 변경하지 않고도 넓은 주파수 범위에 걸쳐 필터를 쉽게 조정할 수 있습니다.
아래의 간단한 능동 RC 고역 통과 필터를 고려하십시오.
액티브 하이패스 필터
회로의 RC 필터 부분은 위와 동일하게 응답합니다. 즉, R 및 C 값으로 설정된 차단 주파수를 사용하여 높은 주파수는 통과하지만 낮은 주파수는 차단합니다. 연산 증폭기, 즉 줄여서 연산 증폭기는 다음과 같습니다. 전압 이득이 두 저항 R 1 과 R 2 의 비율로 설정되는 비반전 증폭기 로 구성됩니다 .
그러면 비반전 연산 증폭기 의 통과대역에서 폐쇄 루프 전압 이득 AV 는 다음과 같이 주어진다.
차단 주파수 방정식
RC 필터 예 No1
간단한 1 차 능동 고역 통과 필터에는 500Hz의 차단 주파수와 9dB의 통과대역 이득이 필요합니다. 표준 741 연산 증폭기가 사용된다고 가정하고 필요한 구성 요소를 계산합니다.
위에서 우리는 차단 주파수 fc 가 주파수 선택 RC 회로의 R 및 C 값 에 의해 결정된다는 것을 확인했습니다. R 값을 5kΩ이라고 가정하면 (합리적인 값이라면 모두 가능) C 값은 다음과 같이 계산됩니다.
C 의 계산된 값은 63.65nF이므로 사용된 가장 가까운 권장 값은 62nF입니다.
통과대역 영역에서 고역 통과 필터의 이득은 +9dB이며 이는 전압 이득 AV 2.83 과 동일합니다. 피드백 저항 R 1 의 임의 값을 15kΩ으로 가정하면 저항 R 1 의 값은 다음과 같습니다 .
다시 계산된 R 2 값은 8197Ω입니다. 가장 가까운 권장 값은 8200Ω 또는 8.2kΩ입니다. 그러면 다음과 같은 능동 고역 통과 필터 예제의 최종 회로가 제공됩니다.
하이패스 필터 회로
우리는 단일 저항과 커패시터를 사용하여 출력 진폭이 입력 진폭에서 -3dB 아래인 차단 주파수 fr C 지점을 사용하여 간단한 1차 고역 통과 필터를 만들 수 있음을 확인했습니다. 두 번째 RC 필터 스테이지를 첫 번째 스테이지에 추가함으로써 회로를 2차 고역 통과 필터로 변환할 수 있습니다.
2차 RC 필터
가장 간단한 2차 RC 필터는 그림과 같이 두 개의 RC 섹션이 함께 계단식으로 연결되어 구성됩니다. 그러나 이 기본 구성이 올바르게 작동하려면 두 RC 스테이지의 입력 및 출력 임피던스가 서로 작동에 영향을 주어서는 안 됩니다. 즉, 상호작용하지 않아야 합니다.
하이패스 필터 회로
하나의 RC 필터 스테이지를 다른 RC 필터 스테이지(동일하거나 다른 RC 값)와 계단식으로 연결하는 것은 각 연속 스테이지가 이전 스테이지를 로드하고 더 많은 RC 스테이지가 추가되면 차단 주파수 포인트가 설계되었거나 필요한 것에서 더 멀리 이동하기 때문에 잘 작동하지 않습니다. 빈도.
수동 필터 설계에서 이 문제를 극복하는 한 가지 방법은 두 번째 RC 단계의 입력 임피던스를 첫 번째 RC 단계의 출력 임피던스보다 최소 10배 더 크게 갖는 것입니다. 즉, 차단 주파수에서 R B = 10*R 1 및 C B = C A /10 입니다.
구성요소 값을 10배 증가시키는 이점은 결과적인 2차 필터가 계단식 RC 스테이지보다 40dB/decade의 더 가파른 롤오프를 생성한다는 것입니다. 그러나 4 차 또는 6 차 필터를 설계하려는 경우 이전 구성 요소 값의 10배를 계산하는 것은 시간이 많이 걸리고 복잡할 수 있습니다.
필요한 전압 이득을 제공하도록 쉽게 조정하고 설계할 수 있는 고차 필터(개별 필터 섹션이 동일할 필요는 없음)를 생성하기 위해 서로 상호 작용하거나 로드하지 않는 RC 필터 스테이지를 함께 캐스케이드하는 간단한 방법 중 하나는 Sallen -key를 사용하는 것입니다. 단계를 필터링합니다 .
Sallen 및 주요 필터
Sallen-Key 는 1차(1차) 및 2차(2차) 필터를 설계하기 위한 가장 일반적인 필터 구성 중 하나 이며 훨씬 더 높은 차수 필터를 생성하기 위한 기본 빌딩 블록으로 사용됩니다.
Sallen-key 필터 설계의 주요 장점은 다음과 같습니다.
- 기본 설계의 단순성과 이해
- 전압 이득을 높이기 위해 비반전 증폭기 사용
- 1차 및 2차 필터 설계를 쉽게 함께 캐스케이드할 수 있음
- 저역 통과 및 고역 통과 단계를 함께 캐스케이드할 수 있음
- 각 RC 스테이지는 서로 다른 전압 이득을 가질 수 있습니다.
- RC 부품 및 증폭기 복제
- 2차 Sallen-key 스테이지는 계단식 RC보다 가파른 40dB/10년 롤오프를 가집니다.
그러나 기본 Sallen-key 필터 설계에는 Sallen-key 설계 내에서 연산 증폭기를 사용하기 때문에 전압 이득 AV 및 배율 Q가 밀접하게 관련되어 있다는 점 에서 몇 가지 제한 사항이 있습니다.
비반전 구성을 사용하면 전압 이득, AV는 항상 1(1)보다 크지만 3보다 작아야 하기 때문에 0.5보다 큰 거의 모든 Q 값을 실현할 수 있습니다. 그렇지 않으면 불안정해 집니다 .
Sallen-key 필터 설계의 가장 간단한 형태는 그림과 같이 연산 증폭기를 단위 이득 버퍼로 구성하여 동일한 커패시터와 저항 값(그러나 C와 R이 동일할 필요는 없음)을 사용하는 것입니다. 저항 R A 는 더 이상 접지에 연결되지 않지만 대신 증폭기에 포지티브 피드백을 제공합니다.
Sallen-key 하이패스 필터 회로
수동 부품 C A , R A , C B 및 R B 는 2차 주파수 선택 회로를 형성합니다.
따라서 낮은 주파수에서는 커패시터 C A 및 C B 가 개방 회로로 나타나므로 입력 신호가 차단되어 출력이 발생하지 않습니다. 더 높은 주파수에서는 C A 와 C B 가 정현파 입력 신호에 단락 회로로 나타나므로 신호가 출력으로 직접 버퍼링됩니다.
그러나 차단 주파수 지점 부근에서는 위에서 언급한 바와 같이 CA 및 C B 의 임피던스가 R A 및 R B 와 동일한 값 이 되므로 C B 를 통해 생성된 포지티브 피드백은 전압 이득을 제공하고 출력을 증가시킵니다. 신호 배율, Q .
이제 두 세트의 RC 네트워크가 있으므로 Sallen-Key 필터의 차단 주파수에 대한 위의 방정식도 수정됩니다.
Sallen-key 차단 주파수 방정식
두 개의 직렬 커패시터 C A 및 C B가 동일하게 만들어지고( CA = C B = C ) 두 저항 R A 및 RB 도 동일하게 만들어지면( RA = R B = R ) 위 방정식은 다음과 같이 단순화됩니다 . 원래 차단 주파수 방정식은 다음과 같습니다.
연산 증폭기가 단위 이득 버퍼, 즉 A = 1로 구성되므로 차단 주파수 fc 와 Q는 서로 완전히 독립적 이므로 필터 설계가 더 간단해집니다. 그런 다음 확대 계수 Q는 다음과 같이 계산됩니다.
따라서 단위 이득 버퍼 구성의 경우 필터 회로의 전압 이득( AV ) 은 차단 주파수 지점에서 0.5 또는 -6dB(과감쇠)와 같으며, 이는 2차 필터 응답(0.7071*0.7071 = 0.5) 즉, -3dB*-3dB = -6dB입니다.
그러나 Q 값이 필터의 응답 특성을 결정하므로 연산 증폭기의 두 피드백 저항기 R 1 및 R 2 를 적절하게 선택하면 선택한 배율 Q 에 대해 필요한 통과 대역 이득 A를 선택할 수 있습니다 .
Sallen-key 필터 토폴로지의 경우 A 값을 최대값인 3에 매우 가깝게 선택하면 Q 값이 높아집니다 . Q 가 높으면 필터 설계가 피드백 저항기 R 1 및 R 2 값의 허용 오차 변화에 민감하게 됩니다 .
예를 들어, 전압 이득을 2.9(A = 2.9)로 설정하면 Q 값 이 10(1/(3-2.9))이 되므로 필터는 f C 부근에서 극도로 민감해집니다 .
Sallen-key 필터 응답
그러면 Q 값이 낮을수록 Sallen 및 Key 필터 설계가 더 안정적이라는 것을 알 수 있습니다. Q 값이 높으면 설계가 불안정해질 수 있지만 이득이 매우 높으면 음의 Q가 생성되어 진동이 발생할 수 있습니다.
Sallen 및 키 필터 예제 No2
다음 특성을 갖는 2차 고역 통과 Sallen 및 키 필터 회로를 설계합니다. § C = 200Hz 및 Q = 3
수학을 조금 단순화하기 위해 두 개의 직렬 커패시터 C A 및 C B 가 동일하고( C A = C B = C ) 두 저항 R A 및 RB 도 동일하다고 가정합니다( R A = R B = R ).
계산된 R 값은 7957Ω이므로 사용되는 가장 가까운 권장 값은 8kΩ입니다.
Q = 3 인 경우 이득은 다음과 같이 계산됩니다.
A = 2.667 이면 표시된 대로 R 1 /R 2 = 1.667 의 비율입니다 .
R 2 의 계산된 값은 5998Ω이므로 가장 가까운 선호값은 6000Ω 또는 6kΩ을 사용하였다. 그러면 다음과 같은 Sallen 및 Key 고역 통과 필터 예제에 대한 최종 회로가 제공됩니다.
Sallen 및 Key 하이패스 필터
그런 다음 차단 또는 코너 주파수 200Hz, 통과대역 이득 2.667, Q = 3으로 인한 차단 주파수 8(2.667*3)에서 최대 전압 이득을 사용하여 이 초의 특성을 표시할 수 있습니다. -다음 보드 플롯에서 고역 통과 Sallen 및 Key 필터를 주문하십시오.
Sallen 및 키 필터 보드 플롯
Sallen 및 주요 필터 요약
우리는 이 튜토리얼에서 VCVS(전압 제어 전압 소스) 회로라고도 알려진 Sallen-Key 구성이 주로 해당 설계 내에서 사용되는 연산 증폭기가 다음과 같은 사실로 인해 가장 널리 사용되는 필터 토폴로지임을 확인했습니다. 단위 이득 버퍼 또는 비반전 증폭기로 구성할 수 있습니다.
기본 Sallen-key 필터 구성은 RC 필터 네트워크를 올바르게 선택하여 Butterworth, Chebyshev 또는 Bessel과 같은 다양한 필터 응답을 구현하는 데 사용할 수 있습니다. 특정 차단 주파수 지점에 대해 R 및 C 값이 반비례한다는 점을 기억하면 R 및 C 의 가장 실용적인 값을 사용할 수 있습니다. 즉, R 의 값이 작아질수록 C는 커지며, 그 반대의 경우도 마찬가지입니다.
Sallen-key는 다른 RC 스테이지와 함께 계단식으로 연결되어 고차 필터를 생성할 수 있는 2 차 필터 설계입니다. 여러 필터 단계는 동일할 필요는 없지만 각각 서로 다른 차단 주파수 또는 이득 특성을 가질 수 있습니다. 예를 들어, 저역 통과 스테이지와 고역 통과 스테이지를 결합하여 Sallen 및 Key 대역 통과 필터를 생성합니다.
여기서는 Sallen-key 고역 통과 필터 설계를 살펴보았지만 동일한 규칙이 Sallen-key 저역 통과 설계에도 동일하게 적용됩니다. 연산 증폭기의 전압 이득 AV가 응답 을 결정합니다. 전압 이득은 전압 이득이 항상 3 보다 작아야 한다는 점을 기억하는 두 개의 전압 분배기 저항 R 1 및 R 2 에 의해 사전 설정됩니다 . 그렇지 않으면 필터 회로가 불안정해지고 진동하게 됩니다.