R-2R DAC

R-2R DAC

R-2R 디지털-아날로그 변환기(DAC)는 2개의 정밀 저항을 사용하여 디지털 이진수를 디지털 수의 값에 비례하는 아날로그 출력 신호로 변환하는 데이터 변환기입니다.

R-2R DAC와 비교하여 이진 가중 디지털-아날로그 변환기는 개별 입력의 가중 합인 아날로그 출력 전압을 갖습니다. 따라서 래더 네트워크 내에 광범위한 정밀 저항기가 필요하므로 더 낮은 수준의 분해능을 요구하는 대부분의 DAC에 대해 설계 비용이 많이 들고 비실용적입니다.

이진 가중 DAC는 합산 증폭기 토폴로지를 사용하는 폐쇄 루프 반전 연산 증폭기를 기반으로 하기 때문에 이러한 유형의 데이터 변환기 구성은 몇 비트 분해능의 D/A 변환기에 적합할 수 있습니다. 그러나 훨씬 간단한 접근 방식은 R-2R 저항성 사다리 네트워크를 사용하여 R-2R 디지털-아날로그 변환기를 구성하는 것입니다 . 여기에는 두 개의 정밀 저항만 필요합니다.

R-2R 저항성 사다리 네트워크는 두 개의 저항 값만 사용합니다. 래더 네트워크를 구성하는 데 사용되는 비트 수에 관계없이 하나의 저항은 기본 값 "R"을 갖고 두 번째 저항은 첫 번째 저항 "2R"의 두 배 값을 갖습니다.

예를 들어 기본 저항 "R"에 표준 1kΩ 저항을 사용하고 "2R"에 2kΩ 저항을 사용할 수 있습니다(또는 R의 기본 값이 그다지 중요하지 않으므로 그 배수는 중요하지 않음). 따라서 2R의 저항 값은 항상 기본 저항 R 값의 두 배가 됩니다. 즉, 2R = 2*R입니다. 이는 이전의 가중 저항기 DAC에 비해 래더 네트워크를 따라 저항기의 필수 정확도를 유지하는 것이 훨씬 더 쉽다는 것을 의미합니다. 그러나 "R-2R 저항성 사다리 네트워크"란 무엇입니까?

 

R-2R 저항성 사다리 네트워크

이름에서 알 수 있듯이 "사다리" 설명은 네트워크 내에서 사용되는 저항기의 사다리 모양 구성에서 유래합니다. R-2R 저항성 래더 네트워크는 디지털 전압 신호를 동등한 아날로그 출력으로 변환하는 간단한 수단을 제공합니다.

입력 전압은 길이를 따라 다양한 지점에서 래더 네트워크에 적용되며 입력 지점이 많을수록 R-2R 래더의 해상도가 좋아집니다. 이러한 모든 입력 전압 포인트의 결과인 출력 신호는 연산 증폭기의 반전 입력을 구동하는 데 사용되는 래더 끝에서 가져옵니다.

그러면 R-2R 저항성 래더 네트워크는 길이를 따라 상호 연결된 전압 분배기 역할을 하고 출력 전압이 입력 전압 간의 상호 작용에만 의존하는 긴 병렬 및 직렬 연결 저항기 열에 지나지 않습니다. 아래의 기본 4비트 R-2R 래더 네트워크(4개의 입력 포인트가 있으므로 4비트)를 고려하십시오.

4비트 R-2R 저항성 사다리 네트워크

 

이 4비트 저항성 래더 회로는 복잡해 보일 수 있지만 저항을 병렬 및 직렬 조합으로 함께 연결하고 간단한 회로 법칙을 사용하여 입력 소스로 다시 작업하여 출력의 비례 값을 찾는 것이 전부입니다. 모든 바이너리 입력이 0V에 접지되어 있다고 가정합니다. 즉, V A = V B = VC = V D = 0V(LOW)입니다. 따라서 이 4개의 입력에 해당하는 이진 코드는 0000이 됩니다 .

왼쪽에서 시작하여 두 개의 병렬 저항과 직렬 저항에 대한 단순화된 방정식을 사용하여 래더 네트워크의 등가 저항을 다음과 같이 찾을 수 있습니다.

 

저항기 R 1 과 R 2 는 서로 "병렬"이지만 저항기 R 3 과는 "직렬"입니다 . 그런 다음 이 세 저항기의 등가 저항을 찾아 단순화를 위해 이를 R A 라고 부를 수 있습니다 (또는 원하는 다른 식별 형식).

 

그러면 R A 는 "2R"과 같습니다. 이제 등가 저항 " RA "가 R 5 와 직렬인 병렬 조합과 함께 R 4 와 병렬 임을 알 수 있습니다 .

 

다시 우리는 이 조합의 등가 저항을 찾아 R B 라고 부를 수 있습니다 .

 

 

따라서 R B 조합은 "2R"과 같습니다. 그림과 같이 이 등가 저항 R B 가 R 7 과 직렬로 연결된 병렬 조합을 통해 R 6 과 병렬로 연결되어 있음 을 알 수 있기를 바랍니다 .

 

이전과 마찬가지로 등가 저항을 찾아 이를 RC라고 부릅니다 .

 

다시 말하면, 저항기 조합 RC는 표시된 대로 R 8 과 병렬인 "2R"과 동일합니다 .

 

위에서 보았듯이 두 개의 동일한 저항 값이 서로 평행할 때 결과 값은 1/2이므로 2R과 병렬인 2R은 R의 등가 저항과 같습니다. 따라서 전체 4비트 R-2R 저항 래더 네트워크는 다음과 같이 구성됩니다. 병렬 및 직렬 조합으로 함께 연결된 개별 저항 은 4개의 입력에 이진 코드 "0000"이 적용될 때 "R"의 등가 저항(R EQ )을 갖습니다.

따라서 "0000"이라는 이진 코드를 입력으로 적용하면 기본 4비트 R-2R 디지털-아날로그 변환기 회로는 다음과 같습니다.

4개의 제로(LOW) 입력이 있는 R-2R DAC 회로

 

반전 연산 증폭기의 출력 전압은 (R F /R IN )*V IN 으로 지정됩니다 . RF F를 R과 같게 하면 , 즉 RF = R = 1이고 R이 접지(0V)로 종료되므로 V IN 전압 값이 없으므로 (V IN = 0) 출력 전압은 다음과 같습니다. : (1/1)*0 = 0V. 따라서 4개의 접지 입력(LOW)이 있는 4비트 R-2R DAC의 경우 출력 전압은 "0"V가 됩니다. 따라서 0000 의 4비트 디지털 입력은 0V의 아날로그 출력을 생성합니다.

이제 입력 비트 V A HIGH를 +5V에 연결하면 어떻게 될까요 ? R-2R 래더 네트워크의 등가 저항 값과 연산 증폭기의 출력 전압은 얼마입니까?

입력 V A 를 갖춘 R-2R DAC

 

입력 V A 는 HIGH이고 로직 레벨 "1"이며 다른 모든 입력은 로직 레벨 "0"에 접지되어 있습니다. R/2R 래더 네트워크는 선형 회로이므로 예상 출력 전압을 계산하기 위해 위와 동일한 병렬 및 직렬 저항 계산을 사용하여 Thevenin의 등가 저항을 찾을 수 있습니다. 따라서 출력 전압 V OUT 은 312.5밀리볼트(312.5mV)로 계산됩니다.

4비트 R-2R 저항성 래더 네트워크가 있으므로 이 312.5mV 전압 변화는 +5V 입력(5/0.3125 = 16) 전압 값의 16분의 1이므로 LSB(최하위 비트)로 분류됩니다. . 따라서 최하위 비트인 입력 V A는 간단한 4비트 디지털-아날로그 변환기의 "분해능"을 결정합니다. 아날로그 출력의 가장 작은 전압 변화는 디지털 입력의 단일 단계 변화에 해당하기 때문입니다. 따라서 4비트 DAC의 경우 이는 +5V 입력에 대해 312.5mV(1/16)가 됩니다.

이제 입력 비트 V B HIGH를 +5V에 연결하면 출력 전압에 어떤 일이 발생하는지 살펴보겠습니다.

입력 V B 를 갖춘 R-2R DAC

 

입력 V B HIGH 및 논리 레벨 "1" 및 기타 모든 입력이 논리 레벨 "0"에 접지된 경우 출력 전압 V OUT 은 625mV로 계산되며 이는 전압 값의 1/8(1/8)입니다. +5V 입력(5/0.625 = 8) 전압. 또한 입력 비트 V A 만 적용되었을 때 출력 전압이 두 배라는 것을 알 수 있으며 , 이는 두 번째 비트(입력)이므로 첫 번째 비트 의 가중치가 두 배일 것으로 예상됩니다 .

이제 입력 비트 VC HIGH를 +5V에 연결하면 출력 전압에 어떤 일이 발생하는지 살펴 보겠습니다 .

입력 V C 를 갖춘 R-2R DAC

 

입력 VC HIGH 및 논리 레벨 "1" 및 논리 레벨 "0"의 다른 입력 비트를 사용하면 출력 전압 V OUT 은 1.25V에서 계산되며 이는 1/4(1/4) 값입니다. +5V 입력(5/1.25 = 4) 전압. 다시 우리는 이 전압이 입력 비트 V B 출력의 두 배일 뿐만 아니라 비트 V A 값의 4배임을 알 수 있습니다 . 이는 입력 VC 가 세 번째 비트 이므로 두 번째 비트 의 가중치가 2 배이고 첫 번째 비트 의 가중치가 4배이기 때문입니다 .

마지막으로 입력 V D HIGH를 +5V에 연결하면 출력 전압에 어떤 일이 발생하는지 살펴보겠습니다 .

입력 V D 를 갖춘 R-2R DAC

 

입력 V D HIGH 및 논리 레벨 "1" 만 있고 다른 입력은 논리 레벨 "0"인 경우 출력 전압 V OUT 은 2.5V에서 계산됩니다. 이는 +5V 입력(5/2.5 = 2) 전압 값의 절반(1/2)입니다. 다시 우리는 이 전압이 입력 비트 VC 출력의 두 배 , 비트 V B 값의 4배 , 입력 비트 V A 값의 8배라는 것을 알 수 있습니다. 이는 4 번째 비트이므로 최상위 비트로 분류됩니다. , (MSB).

그런 다음 입력 VA가 LSB를 나타내고 따라서 DAC의 분해능을 제어하고 입력 V B 가 두 배 V A 이면 입력 VC 는 V A 보다 4배 더 크고 입력 V D 는 VA 보다 8배 더 크다는 것을 알 수 있습니다. , 다음 방정식을 사용하여 4비트 디지털-아날로그 변환기의 아날로그 출력 전압에 대한 관계를 얻을 수 있습니다.

디지털-아날로그 출력 전압 방정식

 

여기서 분모 값 16은 DAC의 4비트 R-2R 래더 네트워크에 대한 입력의 가능한 16(2 4 ) 조합에 해당합니다.

각 입력 비트의 가중치는 항상 최하위 비트(LSB)를 참조하므로 이 방정식을 더욱 확장하여 R-2R D/A 변환기의 디지털 입력 수에 대한 일반화된 R-2R DAC 방정식을 얻을 수 있습니다. 다음과 같은 일반화된 방정식을 제공합니다.

일반화된 R-2R DAC 방정식

 

여기서 "n"은 다음 분해능을 생성하는 DAC의 R-2R 저항성 래더 네트워크 내의 디지털 입력 수를 나타냅니다. V LSB = V IN /2 n .

그러면 HIGH일 때 입력 비트 V A 는 출력 전압에서 가장 작은 변화를 일으키고, HIGH일 때 입력 비트 V D는 출력 전압에서 가장 큰 변화를 일으킬 것입니다. 따라서 예상 출력 전압은 HIGH로 연결된 모든 개별 입력 비트의 효과를 합산하여 계산됩니다.

이상적으로 래더 네트워크는 각 입력이 LSB와 동일한 단계 증가를 갖기 때문에 입력 전압과 아날로그 출력 사이에 선형 관계를 생성해야 합니다. 그림과 같이 논리 "1" 조건을 나타내는 +5V.

4비트 R-2R D/A 컨버터 전압 출력

디지털 입력				V OUT 표현	V 아웃
디	씨	비	ㅏ	(8*V D + 4*V C + 2*V B + 1*V A )/2 4	볼트 단위
0	0	0	0	(0*5 + 0*5 + 0*5 + 0*5)/16	0
0	0	0	1	(0*5 + 0*5 + 0*5 + 1*5)/16	0.3125
0	0	1	0	(0*5 + 0*5 + 2*5 + 0*5)/16	0.6250
0	0	1	1	(0*5 + 0*5 + 2*5 + 1*5)/16	0.9375
0	1	0	0	(0*5 + 4*5 + 0*5 + 0*5)/16	1.2500
0	1	0	1	(0*5 + 4*5 + 0*5 + 1*5)/16	1.5625
0	1	1	0	(0*5 + 4*5 + 2*5 + 0*5)/16	1.8750
0	1	1	1	(0*5 + 4*5 + 2*5 + 1*5)/16	1875년 2월
1	0	0	0	(8*5 + 0*5 + 0*5 + 0*5)/16	2.5000
1	0	0	1	(8*5 + 0*5 + 0*5 + 1*5)/16	2.8125
1	0	1	0	(8*5 + 0*5 + 2*5 + 0*5)/16	3.1250
1	0	1	1	(8*5 + 0*5 + 2*5 + 1*5)/16	3.4375
1	1	0	0	(8*5 + 4*5 + 0*5 + 0*5)/16	3.7500
1	1	0	1	(8*5 + 4*5 + 0*5 + 1*5)/16	4.0625
1	1	1	0	(8*5 + 4*5 + 2*5 + 0*5)/16	4.3750
1	1	1	1	(8*5 + 4*5 + 2*5 + 1*5)/16	4.6875

바이너리 코드 1111 의 전체 아날로그 출력 전압 은 항상 1LSB 비트(이 경우 312.5mV)만큼 작기 때문에 디지털 입력 전압(+5V)과 동일한 값에 도달하지 않는다는 것을 알 수 있습니다. 예).

그러나 디지털 입력 비트(분해능)의 수가 높을수록 모든 입력 비트가 HIGH일 때 아날로그 출력 전압이 풀 스케일에 가까워집니다. 마찬가지로 모든 입력 비트가 LOW이면 LSB의 분해능이 낮아지므로 V OUT이 0V에 더 가까워집니다.

R-2R 디지털-아날로그 변환기

이제 R-2R 저항성 사다리 네트워크가 무엇 인지, 어떻게 작동하는지 이해했으므로 이를 사용하여 R-2R 디지털-아날로그 변환기를 생성할 수 있습니다. 위에서 다시 4비트 R-2R 저항성 래더 네트워크를 사용하고 이를 반전 연산 증폭기 회로에 추가하면 다음과 같은 간단한 R-2R 디지털-아날로그 변환기를 만들 수 있습니다.

R-2R 디지털-아날로그 변환기

 

D/A 변환기를 구동하는 데 사용되는 디지털 논리 회로는 조합 또는 순차 논리 회로, 데이터 레지스터, 카운터 또는 단순한 스위치를 통해 생성될 수 있습니다. "n" 비트의 R-2R D/A 변환기의 인터페이스는 해당 애플리케이션에 따라 달라집니다. Arduino 또는 Raspberry Pi와 같은 올인원 보드에는 디지털-아날로그 변환기가 내장되어 있어 인터페이스 및 프로그래밍이 훨씬 쉬워집니다. 8비트 DAC0808과 같이 널리 사용되는 DAC가 많이 있습니다.

R-2R D/A 변환기 예제 No1

4비트 R-2R 디지털-아날로그 변환기는 디지털 논리 회로의 출력을 사용하여 소형 DC 모터의 속도를 제어하도록 구성됩니다. 논리 회로가 10V CMOS 장치를 사용하는 경우 입력 코드가 16진수 "B"일 때 DAC의 아날로그 출력 전압을 계산합니다. 또한 DAC의 해상도를 결정합니다.

1). 16진수 문자 "B"는 10진수 11과 같습니다. 10진수 11은 이진수 코드 "1011"과 같습니다. 즉, B 16 = 1011 2 입니다 . 따라서 4비트 이진수 1011 2 의 경우 입력 비트 D = 1, 비트 C = 0, 비트 B = 1 및 비트 A = 1입니다.

피드백 저항기 RF 가 "R"과 같다고 가정하면 R-2R D/A 변환기 회로는 다음과 같습니다.

 

디지털 논리 회로는 10V CMOS 장치를 사용하므로 R-2R 네트워크에 대한 입력 전압은 10V입니다. 또한 4비트 래더 DAC이므로 2 4개의 가능한 입력 조합이 있으므로 위의 방정식을 사용하여 이진 코드 1011 2 에 대한 출력 전압은 다음과 같이 계산됩니다.

 

따라서 입력 코드가 1011 2 일 때 DC 모터를 제어하는 ​​데 사용되는 아날로그 출력 전압은 -6.875V로 계산됩니다. 연산 증폭기의 반전 입력으로 인해 출력 전압은 음수입니다.

2). 변환기의 분해능은 다음과 같이 주어진 최하위 비트(LSB) 값과 동일합니다.

 

그러면 이 4비트 R-2R 디지털-아날로그 변환기 예의 디지털 입력의 1비트 LSB 변경에 대한 아날로그 출력 전압의 가장 작은 단계 변화 V OUT 는 0.625V입니다. 즉, 출력 전압은 직선 선형 값이 아닌 0.625V 단위로 변경됩니다.

4비트 바이너리 카운팅 R-2R DAC

이제 우리는 두 개의 저항 값(하나는 기본 값 "R"이고 다른 하나는 "2R" 값의 두 배 또는 두 배)만 사용하여 R-2R 래더 DAC를 만들 수 있다는 것을 이해하게 되기를 바랍니다. 위의 간단한 예에서 우리는 "0000"부터 "1111"까지 16(2 4 )개의 서로 다른 입력 조합 을 제공하는 4개의 입력 데이터 라인 A, B, C, D를 갖춘 4비트 R-2R DAC를 만들었습니다 .

이 4개의 디지털 입력 라인에 대한 바이너리 코드는 마이크로 컨트롤러, 디지털 회로, 기계식 또는 솔리드 스테이트 스위치를 사용하여 다양한 방법으로 생성될 수 있습니다. 그러나 한 가지 흥미로운 옵션은 74LS93과 같은 4비트 이진 카운터를 사용하는 것입니다.

74LS93은 0000 2 에서 1111 2 (MOD-16)까지 카운트업하고 단일 외부 클록 신호를 적용하여 다시 0(0000)으로 재설정하도록 구성할 수 있는 4비트 JK 리플 카운터입니다 . 74LS93은 내부 JK 쌍안정이 4비트 이진 출력을 생성하는 클록 또는 타이밍 입력에 응답하는 방식 때문에 일반적으로 "리플" 카운터라고 불리는 비동기 카운터입니다.

이 외부 클록 또는 타이밍 펄스의 주파수(또는 기간)는 클록 펄스가 필요한 4개의 JK 플립플롭을 통해 리플하는 것처럼 보이므로 카운터 출력 라인에 의해 2, 4, 8 및 16의 인수로 나뉩니다. -0000 2 에서 1111 2 까지 의 비트 출력 카운트 시퀀스 .

4비트 바이너리 카운팅 R-2R DAC

 

0000에서 1111까지 위쪽으로 카운트하려면 외부 CLK B 입력이 Q A (핀 12) 출력 에 연결되어야 하고 입력 타이밍 펄스가 입력 CLK A (핀 14)에 적용됩니다.

이 간단한 4비트 비동기 업 카운터는 위 표에 제공된 동일한 카운팅 시퀀스로 74LS93 바이너리 리플 카운터를 중심으로 구축되었습니다. 클록 펄스를 적용하면 출력 Q A , Q B , Q C 및 Q D 가 한 단계씩 변경됩니다.

연산 증폭기의 입력은 이러한 단계 변화를 감지하고 R-2R 래더 입력의 바이너리 코드를 기준으로 음전압(반전 연산 증폭기)을 출력합니다. 각 단계의 출력 전압 값은 위 표에 제공된 값에 해당합니다.

리플 카운터는 출력이 1111 2 (십진수 15)로 설정되어 디지털-아날로그 변환기의 최대 음수 출력 전압을 생성하는 15번째 클록 펄스까지 이진 값의 출력 시퀀스를 생성하는 4개의 출력으로 순차적으로 카운트됩니다. .

16번째 펄스에서 카운터 출력 시퀀스가 ​​재설정되고 카운트가 다시 0000으로 돌아가므로 연산 증폭기 출력이 다시 0V로 재설정됩니다. 다음 클록 펄스를 적용하면 0에서 V OUT(max) 까지 새로운 카운팅 사이클이 시작됩니다 .

다음 타이밍 다이어그램에서는 이 간단한 4비트 이진 비동기 카운팅 R-2R D/A 변환기의 출력 시퀀스를 표시할 수 있습니다.

4비트 R-2R DAC 타이밍 다이어그램

 

그러면 리플 카운터가 각각 0000 2 에서 1111 2 까지 계산하므로 연산 증폭기의 출력 전압은 0V에서 최대 음전압까지 다양합니다 . 이 간단한 회로는 연산 증폭기 출력에 연결된 램프의 밝기를 변경하거나 클록 주기에 따라 결정되는 속도로 DC 모터의 속도를 느린 속도에서 빠른 속도로, 다시 느린 속도로 지속적으로 변경하는 데 사용할 수 있습니다.

여기에서 리플 카운터와 R-2R DAC는 4비트 작동용으로 구성되지만 CMOS 4024 7비트(±128), CMOS 4040 12비트(±4096) 또는 더 큰 CMOS와 같이 일반적으로 사용 가능한 이진 리플 카운터를 사용합니다. 4060 14비트(±16,384) 카운터를 사용하고 Bournes 에서 제공하는 것과 같은 R-2R 래더 네트워크에 더 많은 입력 저항을 추가하면 회로의 분해능(LSB)을 크게 낮출 수 있어 R-2R 에서 더 부드러운 출력 신호를 생성할 수 있습니다. 디지털-아날로그 변환기 .