전자일기

주파수 분할

전자김치 2024. 2. 2. 13:19
728x90

주파수 분할

주파수 분할은 입력 클록 신호의 주파수를 줄이기 위해 2분할 토글 플립플롭을 이진 카운터로 사용합니다.

순차 논리 튜토리얼에서 우리는 D형 플립플롭의 작동 방식과 이들을 서로 연결하여 데이터 래치를 형성하는 방법을 살펴보았습니다. D형 플립플롭의 또 다른 유용한 기능은 주파수 분할을 위한 이진 분배기 또는 "2로 나누기" 카운터로서의 기능입니다.

여기서 반전된 출력 단자 Q (NOT-Q) 는 아래와 같이 장치 "피드백"을 제공하는 데이터 입력 단자 D 에 직접 다시 연결됩니다 .

주파수 분할 2분할 카운터

위의 주파수 파형에서 볼 수 있듯이 Q 의 출력을 입력 단자 D 로 "피드백"하면 Q 의 출력 펄스는  입력 클록 주파수의 정확히 절반(  f ¼ 2 )의 주파수를 갖게 됩니다. . 즉, 회로는 이제 입력 주파수를 2배(옥타브)로 나누기 때문에 주파수 분할을 생성합니다.

 

그러면 이것은 "리플 카운터"라고 불리는 일종의 카운터를 생성하고 리플 카운터에서 클록 펄스는 출력이 두 번째 플립플롭을 트리거하는 첫 번째 플립플롭을 트리거하고, 이는 다시 세 번째 플립플롭을 트리거하는 식으로 계속됩니다. 체인을 통과할 때 타이밍 신호의 파급 효과(따라서 이름)를 생성하는 체인입니다.

토글 플립플롭

주파수 분할에 사용할 수 있는 또 다른 유형의 디지털 장치는 T형 또는 토글 플립플롭입니다. 표준 JK 플립플롭을 약간 수정하면 토글 플립플롭 이라는 새로운 유형의 플립플롭을 구성할 수 있습니다 .

토글 플립플롭은 위에 표시된 D형 플립플롭이나 74LS73과 같은 표준 JK 플립플롭으로 만들 수 있습니다. 결과는 표시된 대로 "토글" 입력 자체와 네거티브 제어 "시계" 입력이라는 두 개의 입력만 있는 장치입니다.

74LS73 토글 플립플롭

"토글 플립플롭"은 플립플롭이 "토글 상태"와 "메모리 상태"라는 두 가지 다른 상태 사이를 토글하거나 전환할 수 있다는 사실에서 그 이름을 얻었습니다. 상태가 두 개뿐이므로 T형 플립플롭은 주파수 분할 및 이진 카운터 설계에 사용하기에 이상적입니다.

바이너리 리플 카운터는 하나의 출력을 다음의 클록 입력에 연결하여 "토글" 또는 "T형 플립플롭"을 사용하여 구축할 수 있습니다. 토글 플립플롭은 매 클록 사이클마다 한 상태에서 다음 상태로(HIGH에서 LOW로 또는 LOW에서 HIGH로) 전환하므로 리플 카운터를 구축하는 데 이상적이므로 표준 T형을 사용하여 간단한 주파수 분배기 및 리플 카운터 회로를 쉽게 구성할 수 있습니다. 플립플롭 회로.

두 개의 T형 플립플롭을 직렬로 연결하면 초기 입력 주파수는 첫 번째 플립플롭(  f ¼ 2  )으로 "2로 나누어지고" 다시 "2로 나누어"집니다. 두 번째 플립플롭 ( θ ¼ 2 ) ¼ 2 는 효과적으로 4번 나누어진 출력 주파수를 제공하며 출력 주파수는 원래 클록 주파수( θ ¼ 4 )의 1/4 값(25%)이 됩니다   .

체인에 다른 토글 또는 "T형" 플립플롭을 추가할 때마다 출력 클록 주파수는 다시 2로 나누어지거나 절반으로 나누어져 출력 주파수는 2n  됩니다. 여기서 "n" 은 숫자입니다. 시퀀스에 사용된 플립플롭의 수입니다.

그런 다음 토글 또는 T형 플립플롭은 표준 JK형 플립플롭을 기반으로 하는 에지 트리거 2분주 장치이며 클록 신호의 상승 에지에서 트리거됩니다. 결과적으로 각 비트는 하나의 플립플롭씩 오른쪽으로 이동합니다. 모든 플립플롭은 비동기식으로 재설정될 수 있으며 입력 클록 신호의 선행 또는 후행 에지를 켜도록 트리거될 수 있으므로 주파수 분할 에 이상적입니다 .

주파수 분할에 사용되는 이러한 유형의 카운터 회로는 3비트 폭인 QA 에서 QC 로의 출력이 각 클록 펄스에 대해 0 부터 7까지 의 이진수이기 때문에 일반적으로 비동기식 3비트 이진 카운터로 알려져 있습니다.

비동기 카운터에서 클럭은 다음 플립플롭 스테이지에 대한 클럭킹 신호를 제공하는 한 플립플롭 스테이지의 출력으로 첫 번째 스테이지에만 적용되고 후속 스테이지는 클럭 펄스가 절반으로 줄어들면서 이전 스테이지에서 클럭을 파생시킵니다. 각 단계별로.

카운터의 모든 비트가 동시에 변경되지 않기 때문에 각 클록 이벤트가 독립적으로 발생하므로 이러한 배열을 일반적으로 비동기식 이라고 합니다 . 카운터는 0 부터 7 까지 위쪽 방향으로 순차적으로 계산됩니다 . 이러한 유형의 카운터는 "업" 또는 "포워드" 카운터( CTU ) 또는 "3비트 비동기 업 카운터" 라고도 합니다 . 표시된 3비트 비동기 카운터는 일반적이며 토글 모드에서 플립플롭을 사용합니다. 비동기 "다운" 카운터( CTD )도 사용할 수 있습니다.

 

3비트 비동기식 업 카운터의 진리표

클록주기 출력 비트 패턴
품질관리 QB 품질보증
0 0 0 0
1 0 0 1
2 0 1 0
0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1

그러므로 우리는 D형 플립플롭의 출력이 입력 주파수의 절반, 즉 2로 계산된다는 것을 알 수 있습니다. 더 많은 D형 또는 토글 플립플롭을 함께 계단식으로 연결하면 입력 클록 주파수를 2, 4 또는 4로 나누는 2분할, 4분할, 8분할 등의 회로를 생성할 수 있습니다. 8번, 실제로 2의 거듭제곱에 해당하는 모든 값은 이진 카운터 회로를 만들고 싶습니다.

바이너리 카운터를 사용한 주파수 분할

따라서 우리는 카운터가 "클럭"이라는 입력 펄스 신호 적용 시 지정된 출력 패턴이나 이진 값(또는 상태) 시퀀스를 생성하는 특수 레지스터 또는 패턴 생성기에 불과하다는 것을 알 수 있습니다.

시계는 실제로 이러한 애플리케이션에서 데이터 전송에 사용됩니다. 일반적으로 카운터는 카운트를 1씩 증가시키거나 감소시킬 수 있는 논리 회로이지만, 비동기식 n분할 카운터로 사용될 경우 이러한 입력 펄스를 분할하여 클록 분할 신호를 생성할 수 있습니다.

카운터는 플립플롭을 함께 연결하여 형성되며, 원하는 수의 플립플롭을 함께 연결하거나 "계단식" 연결하여 "n으로 나누기" 이진 카운터를 형성할 수 있습니다. 여기서 "n"은 사용된 카운터 단계의 수이며 다음과 같습니다. 모듈러스 라고 합니다 . 카운터의 모듈러스 또는 간단히 "MOD"는 카운터가 0으로 돌아가기 전에 거치는 출력 상태의 수입니다. 즉, 하나의 완전한 사이클입니다.

그러면 위 회로와 같이 3개의 플립플롭이 있는 카운터는 0 부터 7 까지, 즉 2n -1 까지 계산 합니다 . 이는 10진수 0 부터 7 까지를 나타내는 8가지 출력 상태를 가지며 Modulo-8 또는 MOD-8 카운터 라고 합니다 . 4개의 플립플롭이 있는 카운터는 0 부터 15 까지 계산되므로 Modulo-16 카운터 등으로 불립니다 .

이에 대한 예는 다음과 같습니다.

  •   3비트 이진 카운터 = 2 3 = 8(모듈로-8 또는 MOD-8)
  •   4비트 바이너리 카운터 = 2 4 = 16(모듈로-16 또는 MOD-16)
  •   8비트 바이너리 카운터 = 2 8 = 256(모듈로-256 또는 MOD-256)
  • 등등..

모듈러스 수는 카운터에 더 많은 플립플롭을 추가하여 늘릴 수 있으며 계단식은 더 높은 모듈러스 카운터를 달성하는 방법입니다. 그런 다음 모듈로 또는 MOD 번호는 다음과 같이 간단히 쓸 수 있습니다. MOD 번호 = 2 n

4비트 모듈로-16 카운터

이러한 방식으로 연결된 다중 비트 비동기 카운터는 "리플 카운터" 또는 리플 분배기라고도 합니다. 각 단계의 상태 변화가 카운터를 통해 LSB 출력에서 ​​MSB 출력 연결로 "리플"되는 것처럼 보이기 때문입니다. 리플 카운터는 74LS393 듀얼 4비트 카운터부터 자체 내장형 클록 발진기가 있는 14비트 리플 카운터인 74HC4060까지 표준 IC 형태로 제공되며 기본 주파수의 탁월한 주파수 분할을 생성합니다.

주파수 분할 요약

주파수 분할 의 경우 토글 모드 플립플롭은 두 개의 카운터로 분할하여 체인에 사용됩니다. 하나의 플립플롭은 클럭을 f IN 으로 2 로 나누고 , 두 개의 플립플롭은 fc IN을 4로 나눕니다 (등등). 주파수 분할을 위해 토글 플립플롭을 사용하는 한 가지 이점은 모든 지점의 출력이 정확히 50% 듀티 사이클을 갖는다는 것입니다.

최종 출력 클럭 신호는 입력 클럭 주파수를 카운터의 MOD 번호로 나눈 값과 동일한 주파수 값을 갖습니다. 이러한 회로를 "n으로 나누기" 카운터라고 합니다. 카운터는 개별 플립플롭을 함께 연결하여 형성할 수 있으며 클럭킹 방식에 따라 분류됩니다.

비동기 카운터 (리플 카운터) 에서 첫 번째 플립플롭은 외부 클록 펄스에 의해 클록되고 이후 각 연속 플립플롭은 이전 플립플롭의 출력에 의해 클록됩니다. 동기 카운터 에서 클럭 입력은 모든 플립플롭에 연결되어 동시에 클럭됩니다.

다음 튜토리얼에서는 비동기 카운터를 살펴보고, 비동기 카운터의 주요 특징은 체인의 각 플립플롭이 이전 플립플롭에서 자체 클럭을 파생하므로 입력 클럭과 독립적이라는 점을 확인합니다.

728x90

'전자일기' 카테고리의 다른 글

동기 카운터  (0) 2024.02.02
비동기 카운터  (0) 2024.02.02
R-2R DAC  (1) 2024.02.02
바이너리 가중 DAC  (0) 2024.02.02
아날로그-디지털 변환기  (1) 2024.01.31